第一次把成品样机塞进客户配电柜里做实测的那个下午，我盯着笔记本上疯狂闪烁的以太网连接状态，整个人是懵的。变频器一启动，网口就在“断开-重连-断开”之间反复横跳，回传的温湿度数值也跟着上下乱蹦。我当时第一反应是软件问题，把协议栈、寄存器配置、线程调度翻了个底朝天，屁用没有。最后把示波器探头往RJ45座附近一搭，才看到高压变频器的PWM载波干扰全都耦合进了网口信号里——这根本不是改代码能解决的事。

那次之后我才真正理解“EMC是设计出来的，不是整改出来的”这句话有多重。但说实话，真要不踩坑，光靠看设计规范没用，还是得用实战把学费交一遍。这块以太网温湿度变送器，从需求评估、器件选型、四层板PCB布局，到送测超限、逐项整改、最终通过工业级测试，整个过程踩过的坑、测过的数据、改过的板子，我都记在这篇文章里了。写给正打算做类似工业以太网采集设备的工程师，也写给那些和我一样在强电磁环境里摸爬滚打的硬件人。

1. 项目背景：为什么温湿度变送器也要过EMC这道坎

1.1 强电磁环境的真实成分和产品定位

温湿度变送器听起来是个再简单不过的采集设备，往柜子里一装，网线一连，数据就上传了。但“柜体”这个词背后藏着的环境，远比大多数工程师想象得恶劣。我这次面对的客户现场是配电柜，里面除了待测的温湿度监控需求，还塞着变频器、伺服驱动器、开关电源、接触器和继电器。

变频器的PWM载波频率通常在2kHz到20kHz之间，关键是IGBT的开关上升沿极陡，每个开关动作都会产生纳秒级的电压跳变，频谱可以从几十kHz一路延展到几百MHz。接触器、继电器断电瞬间的电弧放电更直接，那是宽频带的电磁能量爆发，靠空间辐射和线缆传导两条路径同时进到设备里。再加上开关电源本身100kHz左右的开关频率和谐波，以及电机启停时大电流突变带来的磁场变化——这些干扰源叠加在一起，对弱电系统来说就是一场全方位无死角的电磁轰炸。

产品本身的定位又加深了难度。温湿度传感器输出的是微弱的模拟量或者低速I2C数字信号，属于对干扰极其敏感的环节；而以太网接口又是高速差分信号，工作频率高、耦合面大，天然就是干扰的接收天线和辐射天线。一个小小的柜内环境监测设备，偏偏要在一个满是“天线辐射源”的地方既要接收得准，又要发送得稳，这就是标题里“强电磁环境”这五个字的分量所在。

1.2 以太网接口带来的风险点预判

在方案阶段，我对以太网接口的风险做过一轮预判，大概理出三条主线。

第一是地环路风险。现场设备五花八门，有的柜体接地良好，有的就是个悬浮的铁壳子。如果以太网没有隔离处理，网线的屏蔽层或信号地在不同设备之间会形成电位差，这个电位差在强电磁环境下可能被感应到几十伏甚至上百伏的瞬态电压，直接灌进PHY芯片或者主控，轻则通信丢包，重则烧毁端口。

第二是共模电流的辐射风险。以太网线缆在柜体里走线的时候，很可能和变频器输出电缆平行敷设，哪怕有几十厘米的间距，空间耦合也能在线缆上感应出共模电流。这个共模电流沿网线进入PCB后，如果回流路径不清晰，就会在设备内部乱窜，一部分变成辐射发射超标的源头，一部分直接干扰传感器信号。

第三是瞬态脉冲的直接注入。柜内的电器动作会产生EFT（电快速瞬态脉冲群）和浪涌，它们会沿着以太网线进入设备。以IEC 61000-4-4标准为例，工业环境要求承受±1kV甚至±2kV的EFT脉冲，频率高达5kHz的重复率，这种脉冲如果直接打在PHY芯片上，基本一击致命。

基于这三条预判，我给自己定的设计原则是：隔离必须做彻底，回流路径必须明确，防护器件必须靠近端口。

1.3 整体方案选型：传感器、PHY和隔离架构

硬件架构的选型其实没有太多悬念，都是成熟方案，关键在于组合是否自洽：

• 传感器：选用数字I2C接口的SHT30，精度在±0.3℃/±2%RH附近，响应速度对于柜内环境监控足够。I2C是同步时钟协议，抗干扰能力比单总线强，配合软件里的滤波算法，实测在干扰下数据依然稳定。
• 主控：STM32F103系列，内置以太网MAC，外接一颗百兆PHY芯片即可，成本和性能均衡。
• PHY：DP83848，这颗芯片在工业设备里用得非常多，文档齐全、耐受性好，支持RMII接口，可以减少主控引脚占用。RMII的参考时钟50MHz，比MII的25MHz高，布局时需要注意时钟走线。
• 网络隔离变压器和RJ45座子：直接选用带隔离变压器的一体化RJ45座，省去分立变压器和连接座的匹配调试成本。

整体信号链路是：SHT30通过I2C接主控，主控的MAC通过RMII接到DP83848，PHY接到带变压器的一体化RJ45座，最后通过网线连到交换机或监控主机。电源部分，为了保证隔离的完整性，我选择了一片隔离DC-DC模块，单独为以太网PHY和变压器初级侧供电。

这个架构里有一个容易忽略的关键点：如果整个设备内部的电源全部共地，那么“隔离”就没有意义。所以我在设计时把系统分成了“逻辑地”（主控、传感器）和“以太网地”（PHY及变压器初级），两边的地通过磁珠和必要的跨接电容连接，形成明确的电源分区。这个决策在后续EMC测试中起了大作用，后面会细说。

2. 网口隔离的完整路径：从变压器到共模回流

2.1 隔离变压器和一体化RJ45座的选择逻辑

以太网隔离变压器的核心作用有两个：第一是信号耦合，把PHY侧的差分信号通过磁场耦合到线缆侧，同时在电气上阻断两侧的直流回路；第二是提供共模抑制能力，变压器内部绕组的结构和屏蔽层设计直接影响设备抑制共模干扰的能力。

选择一体化RJ45座的时候，需要重点看几个参数：

• 匝比：百兆以太网的变压器匝比一般是1:1，传输比直接决定了信号幅度是否匹配。
• 隔离耐压：主流规格是1500Vrms，满足IEC 60950-1的电气隔离要求。
• 共模抑制比（CMRR）：这个参数很关键，反映了变压器对共模噪声的抑制能力。好的网络变压器CMRR在30MHz以上还能有30dB左右的表现，差的可能只有十几dB。
• 中心抽头的引出方式：一定要确认座子的中心抽头是否引出到引脚，后续做偏置和滤波全靠它。

我当时对比了几款座子，包括汉仁、百佳、普思这些牌子，最终选了一款带屏蔽壳、且中心抽头明确引出的型号。之所以强调屏蔽壳，是因为在强电磁环境下，RJ45金属外壳的接地处理直接关系到共模干扰能否在端口处被泄放掉，如果座子本身没有金属外壳，后续想加屏蔽手段就很难办。

2.2 隔离电源与共模电流回流路径分析

隔离变压器解决了信号侧的问题，但PHY芯片的工作电源还得“过河”。如果没有隔离电源，变压器的隔离等于白做——地还是通的，隔离个寂寞。我用了DC-DC隔离模块B0505S，输入5V输出5V，隔离耐压3kV，功率300mW左右，给PHY和变压器初级侧单独供电。

这里有一个经常被问到的概念：共模电流最终到底回到哪里去了？理解这个问题的关键是——所有电流都必须形成回路。网线在外界被电磁场感应出共模电流后，这个电流会沿着差分线或者屏蔽层进入设备。它如果不找一个低阻抗的路径回到源端，就会“被迫”穿过设备的敏感电路，比如流过PCB的地平面、流过PHY芯片，甚至流过主控，然后通过寄生电容、电源电容等途径乱窜回去。

所以滤波设计的核心思路是：在共模电流进入敏感区域之前，为它准备一条低阻抗的回流路径。以太网变压器线缆侧中心抽头接一个电阻（通常50Ω到75Ω）串联一个电容（1000pF到2200pF、耐压2kV）接到机壳地上的做法，本质上就是修了一条“高速公路”给共模电流走。电容对高频是低阻抗，共模电流被直接引到机壳地，再沿着机壳的接地端子回到源端，而不是穿过PCB内部线路。变压器内部的屏蔽层（如果有）也会提供静电屏蔽路径，防止初级和次级之间的寄生电容直接耦合噪声。

我在实测中发现，当中心抽头的RC网络参数选到75Ω和1000pF时，辐射频谱上的共模尖刺明显缩小，而如果把这个RC网络省掉，测试曲线直接起飞。这个RC网络不是选配，是标配。

2.3 差分走线的阻抗控制与布线细节

以太网差分线的布线是PCB设计里最容易被看见也最容易被忽视的部分。我在这块板上用的是四层板，层叠顺序为：顶层信号、第二层完整地平面、第三层电源、底层信号。差分线走在顶层，参考第二层的地平面。

差分阻抗控制在100Ω±10%范围，基于我选用的板材和层叠，线宽6mil、线距5mil左右差不多能满足要求。但这里有个经验：不要只看静态阻抗，还要注意差分对内等长。等长误差控制在5mil以内，因为当共模干扰叠加在差分信号上时，不等长会加剧共模转差模的转换，等于给干扰开了一扇门。

另外几个布线细节：

• 差分线下方必须保持地平面完整，严禁挖空、严禁跨越分割区域。一旦差分线跨过地分割，回流电流就得绕路，形成的环路就是一根发射天线。
• PHY芯片到变压器再到RJ45座的走线尽量短，路径上的过孔越少越好。每个过孔都会引入阻抗不连续点。
• 差分线周围不要平行走其他高速信号线，间距至少3倍线宽。
• 变压器下方所有层的铜皮都要挖空，防止变压器两侧的地通过层间寄生电容意外连接。这一点很多人会忘，但在强电磁环境中影响明显。我特意在变压器投影区域挖掉了第二层的地和第三层的电源，形成一个“隔离岛”，保证两侧地之间的隔离度。

实际测试下来，搞好差分线不走分割、等长精确、变压器下挖空这三件事，辐射发射至少能降6dB到8dB，性价比很高。

3. 四层板布局里容易忽略的三个信号完整性问题

3.1 地分割到底该不该做，怎么分才不出事

在很多PCB教程里，地分割被描述成解决干扰的灵丹妙药——模拟地、数字地、功率地各切一块，然后单点连接。但在强电磁环境的工业设备里，盲目切地往往会适得其反。原因很简单：切地会产生跨分割的信号回流问题，任何一条走线如果跨过了地分割，它的回流电流就必须绕一个大圈才能回到源端，这个圈越小越好，而切地人为地把圈变大，地平面变成了天线。

我的做法是：不硬性分割地平面，保持整个底层和中间层地平面的完整性，但通过布局分区来实现电气隔离的效果。传感器和主控放在一侧，以太网PHY和隔离部分放在另一侧，两者之间的地平面是连通的，只是器件布局上形成物理分隔。这样的好处是，所有信号的回流路径都保持短而直接，干扰无法依靠“地分割”挡住，但回流路径短本身就减少了干扰的拾取面积。

那什么情况下必须切地？如果板上有真正的模拟大信号采集，比如24位ADC前端采集毫伏级信号，那确实需要考虑在ADC下方切出一个“干净”的模拟地岛，并通过磁珠或0欧电阻单点连接到数字地。但温湿度传感器是I2C数字输出，信号幅度是数字电平，根本不需要这种级别的隔离。我在这块板上只做了分区布局，没有切地，测试结果证明方案是成立的。

3.2 PCB地与金属壳体之间的电容：用还是不用

关于“PCB地与金属壳体之间加一个大电容到底有没有用”这个问题，网上的讨论特别多，答案不能一概而论。先说结论：在正确的场景下，非常有用；在错误的场景下，可能帮倒忙。

金属壳在电磁兼容视角下是一个法拉第笼，外部干扰通过壳体被短路掉，不会直接进到内部电路。但壳体和PCB之间如果没有电气连接，壳体的屏蔽效果会打折扣，因为干扰电流在壳体表面流动时需要寻找回流路径。这时候在PCB的地平面和金属壳体之间加一个高压电容（通常2.2nF到10nF，耐压2kV以上），可以为干扰电流提供一条高频泄放通道。对高频噪声来说，这个电容是近似短路的，噪声直接泄放到壳体上；对50Hz工频或者直流来说，这个电容是断开的，避免了地环路。

我在网口区域做了这个处理：RJ45座子的金属外壳通过一个2.2nF/2kV电容连接到机壳地，变压器线缆侧中心抽头经过RC网络也连接到机壳地。这两个连接点正好在变压器的“隔离带”上，不影响逻辑地。整改前后的辐射测试曲线对比非常明显——在168MHz附近，这个电容让超标尖刺降了大概5dB。

但要提醒一句：如果设备是悬浮供电、外壳没有可靠接PE，那这个电容反而会引入外部共模干扰。电容的接地点必须是真正的机壳地或者保护地（PE），不是PCB逻辑地。如果壳体没有接PE，那就宁可不加这个电容，来避免地环路问题。

3.3 晶振、复位、电源去耦和防护器件的摆放顺序

布局顺序这事，看起来是小事，但到了EMC测试那里全都会变成大事。我从这块板子里总结出的经验是：关键器件的位置决定干扰的路径，路径决定测试结果。

电源入口处，防护器件和滤波器件要按顺序排：压敏电阻或TVS管最先靠近接线端子，然后是共模电感，再是X电容和Y电容，最后进入电源芯片。顺序不能乱，否则前面的器件先摆了个大环路，后面的器件再好也救不回来。

以太网PHY的25MHz晶振要尽可能靠近PHY芯片的XTAL引脚，走线短而粗，并且在晶振下方铺地铜皮。25MHz是辐射测试的“大户”，它的谐波能一路顶到500MHz以上。晶振附近不要有长距离的平行走线，否则就是噪声天线。

去耦电容的摆放，我的原则是小电容（100nF）靠近电源引脚，越近越好，甚至可以直接放在IC背面焊盘对应位置；大电容（10μF或22μF）可以稍微远一点，但也不能超过5mm。给DP83848供电的每个电源引脚，我都放了至少一个100nF电容，实测下来PHY芯片的功耗波动对整板电源的干扰明显减小。

防护器件的泄放路径也要考虑。ESD保护器件（TVS管）必须贴着RJ45连接器放，且TVS的接地端要用短而宽的走线直接连接到机壳地，不要和逻辑地平面上的走线纠缠。泄放走线越长，残余的ESD能量越高，这个我在测试中吃过亏，后面详细说。

4. 送测不过的完整整改链路：传导、辐射、ESD逐个击破

4.1 首次送测：测试项目与超限情况记录

设计定型后，我把板子送到了本地的第三方EMC实验室做预测试。测试项目按照工业设备的标准来：IEC 61000-4-2静电放电（ESD）、IEC 61000-4-4电快速瞬变脉冲群（EFT）、IEC 61000-4-5浪涌、CISPR 22传导发射（CE）和辐射发射（RE）。测试环境模拟客户配电柜的干扰等级，工业环境按Class A限值评估。

第一次测试结果不算理想，但也完全出乎意料。具体情况如下表：

看到这个结果，我第一反应是辐射问题在意料之中，但ESD不过确实没想到。因为PHY芯片的规格书上写着内置ESD保护，可实际上内置保护的泄放路径在芯片内部绕了一大圈，根本挡不住±4kV的接触放电。这块后面会专门说。

4.2 从频谱图判断干扰类型的排查方法

辐射超标是最需要系统化排查的项目。我拿到实验室的辐射频谱图后，先看超标频点：84MHz、126MHz、168MHz。这三个频率几乎等差分布，84MHz是25MHz晶振的三次谐波附近（但实际是PHY的RMII时钟50MHz的谐波叠加干扰），126MHz和168MHz则是更高次谐波。

判断思路是这样的：如果超标点集中在一个基础频率的整数倍上，优先怀疑时钟或高速信号；如果是宽带底噪抬起来，优先怀疑电源或接地问题。我的频谱图上超标尖刺是尖锐的窄带峰，不是平坦的宽底噪，这意味着干扰源是周期性信号——大概率就是以太网时钟链路上的共模电流辐射。

为了定位干扰源头，我用了近场探头加频谱仪的办法。近场探头是带磁芯的环形天线，能检测近场磁场强度。我把探头沿着网口区域和晶体振荡器附近扫了一圈，结果很明确：最大的磁场能量集中在变压器和RJ45座子附近，频率正好是84MHz。这说明干扰不是PHY芯片本身发出的，而是共模电流经过变压器耦合到网线后，由网线这个“天线”辐射出去的。源头锁定在共模回流路径不够通畅。

另外要注意，排查现场不要直接用示波器探头去点RJ45引脚。示波器探头的地线本身就是一根天线，探进去会引入额外干扰，测到的波形根本不是电路真实状态。专业的做法是近场探头加频谱仪。这一点也是实验室工程师教我的，后来我买了一套近场探头，越用越顺手。

4.3 每项超标的具体整改动作与原理

第一处理辐射超标。既然定位到共模电流从变压器耦合到网线，我的整改动作是：

• 在PHY芯片和变压器之间的差分对上加一颗共模电感。共模电感对差分信号几乎无影响（差模磁场相互抵消），但对共模电流呈高阻抗，相当于在路上设了个关卡，把已经准备往外冲的共模电流反向挡回去。
• 调整变压器线缆侧中心抽头的RC参数，从50Ω/1000pF改为75Ω/2200pF，让泄放路径的低频截止点再往下降，共模电流更容易流向机壳地。
• 在RJ45金属外壳上加一颗4.7nF/2kV电容到机壳地，强化高频泄放。

整改后，84MHz的尖刺从超标6dB变成了余量3dB，效果立竿见影。

第二处理ESD。ESD打的是RJ45金属外壳和网线，放电电流会寻找低阻抗路径回到源端。PHY芯片内置保护解决不了外部金属外壳上的放电，因为放电点离芯片太远，电流在PCB上跑了一段路才到芯片，已经耦合了足够多的干扰。我做法是：

• 在RJ45座子的金属外壳引脚旁边，就近放置一颗TVS管，专门保护金属外壳到机壳地的连接。
• TVS管的选择是双向的，钳位电压在6V到10V之间，响应时间纳秒级，能量吸收能力满足±8kV空气放电。
• 壳体与PCB地的连接采用多点连接，用短而宽走线直接连到机壳地平面，不放串联磁珠。ESD泄放路径上任何阻抗都是有害的。

改完后再测ESD，±4kV接触放电和±8kV空气放电全部通过，PHY芯片不再复位。

第三处理EFT。EFT通过电源线进入，直接干扰的是电源完整性。我的整改动作集中在电源入口处：

• 共模电感从原来的几百μH换成1mH级别，提升对5kHz脉冲群的共模抑制。
• 在电源输入端口和DC-DC模块之间加π型滤波，具体是“X电容-共模电感-X电容”结构，X电容用100nF。
• 给主控和传感器供电的LDO输出端增加一级RC滤波，降低电源纹波对模拟采集部分的耦合。

整改后，EFT测试重复跑了三轮（每轮两分钟），没有再出现丢包和数据跳变。

4.4 整改前后的数据对比

整改完成后，我重新回到实验室做了一轮完整测试，结果全部通过。挑几个关键对比数据：

说实话，整改能一次到位，和前期设计中预留的“整改位”有很大关系。我在PCB上特意给共模电感、磁珠、滤波电容留了空焊位，器件本体预留了0805封装，这样现场改板子可以直接换料，不用重新打样。一次EMC整改周期，从测试到改板到复测，总共花了两个星期，这个速度在行业里算是比较顺利的。

5. 复盘：如果把这块板子重画一遍，我会改什么

5.1 从测试数据回推出来的几处设计缺陷

测试时发现的问题，很多不是靠改料就能完全解决的，得回到PCB设计层面重新审视。我复盘出三个值得在下一版重点优化的点：

第一，ESD保护器的泄放路径还是不够理想。虽然加了TVS管后测试通过，但TVS管到机壳地的走线需要绕过两个过孔，长度接近15mm。理想设计应该是RJ45座子旁边预留一块独立的“机壳地焊盘区域”，TVS管直接正面焊接到这个区域，走线长度控制在3mm以内。这样ESD泄放路径的寄生电感会更小，通过余量更大。

第二，电源分区的隔离度还可以再加强。虽然逻辑地和以太网地之间用了磁珠连接，但两层地平面之间的寄生电容还是会耦合高频噪声。下一版我会考虑把以太网供电区域的电源和地都做成独立的“岛”，用统一的0欧电阻作为单点连接点，而不是用磁珠。磁珠在高频下有一定阻抗，但它的频率响应曲线并不平坦，不如0欧电阻加电容的组合来得可控。

第三，传感器走线要加滤波。SHT30的I2C走线在PCB上走了大约60mm，虽然用了10kΩ上拉，但在EFT测试时还是发生了数据跳变。下一版我会在传感器靠近引脚侧并联一颗33pF电容，对I2C信号做低通滤波，时钟频率在100kHz左右，加33pF不会影响时序，但能大幅提高抗高频干扰能力。

5.2 一套可复用的强电磁环境PCB设计检查清单

基于这次项目的经验，我整理了一份针对强电磁环境以太网设备的检查清单，每次画板子之前对着过一遍，能挡住大部分坑：

• 确认以太网变压器型号和隔离耐压，核对中心抽头是否引出。
• 确认RJ45座子是金属屏蔽壳，预留机壳地接点。
• PHY芯片到变压器的差分走线，线宽线距能否满足100Ω±10%阻抗。
• 差分对是否做到对内等长，误差是否在5mil以内。
• 变压器投影区域是否在所有层挖空铜皮。
• 差分线下方是否保证地平面完整，有无跨分割。
• 变压器线缆侧中心抽头是否预留RC网络焊盘（50Ω到75Ω串联1000pF到2200pF）。
• RJ45外壳是否预留高压电容到机壳地（2.2nF到4.7nF，耐压2kV以上）。
• TVS保护器件是否紧贴RJ45座子，泄放走线是否短宽直达机壳地。
• 电源入口是否按“保护器件-共模电感-滤波电容”顺序排列。
• 功能分区布局是否明确，模拟采集合电源转换区域是否拉开距离。
• 晶振是否紧靠PHY芯片，下方有无铺地。
• 每个电源引脚是否都有就近去耦电容。
• 是否预留EMC整改空焊位，器件封装是否兼容多种规格。
• 产品外壳若是金属，是否设计机壳地接点，并确认PE接地策略。

5.3 对小批量产品和快速迭代项目的EMC工作建议

最后聊一点项目管理层面的建议。小批量产品最怕的就是EMC测试不过，返工周期长、打样成本高。我的经验是：

打样阶段不要一次把所有板子都贴完。留几套空板做测试改造用，比如改磁珠、换电容、调RC参数，这些在空板上操作比在成品板上容易得多。留出至少3到5套板子做专项测试，比全部贴好后焊死要灵活。

找第三方实验室做预测试，不要等着产品定型了再去送检。预测试的价格相对正式测试低一些，但对于设计阶段暴露问题非常有价值。我可以明确告诉实验室工程师自己的整改方向，他们会给出基于实测数据的建议，比自己盲调省太多时间。

在BOM里预留“整改位”器件。比如磁珠的阻值预留几种规格，电容的容值预留几个档位，不用把物料清单压得太紧，留一点灵活性。一次成功的EMC整改，用的往往是这些看起来不起眼的小器件。

根据我个人经验，工业以太网设备只要把变压器隔离、共模回流、端口防护这三件事想清楚，PCB设计阶段就解决掉大半问题。真正难的不是知道这些原理，而是在画板的时候时刻提醒自己——这个产品要活在变频器旁边，不是躺在实验室桌上。