本文探讨了L4级自动驾驶芯片内部的异构算力分配策略。针对传统模块化架构在L4大模型推理中的高延迟问题，提出"异构并网、分频治网、硬核重组"的解决方案。通过将芯片算力划分为三大防区：分布式NPU阵列（专注Transformer计算）、GPU向量核心（处理图像预处理）和高刚性CPU集群（确保功能安全），实现微秒级协同。同时设计了片间张量并行级联和两级硬件熔断机制，以应对突发过载和失效风险。这种架构优化解决了数据流在异构核心间传输的高延迟问题，确保在硬实时约束下完成复杂自动驾驶任务。6.4 芯片内部分配与异构级联：分布式 NPU、GPU 向量核心与 CPU 算力分配6.4.1 大模型异构并网下的片上算力“军阀割据”在 6.3 节中，我们完成了 11 路高清视觉与 5 颗毫米波雷达在 CDC（中央域控制器）物理接口层的总线布线与时钟对账。当这 16 路异构传感器 Tokens 跨越 MIPI CS