画STM32的PCB原理图，听起来是个入门级操作，但我在帮几个朋友审板子的时候发现，真正一次点亮的人并不多。大多数问题不是出在原理图“画没画对”，而是出在原理图背后的设计逻辑上——电源怎么处理、晶振怎么摆、地怎么铺、回流路径走哪，这些决定板子能不能稳定跑起来。

这篇内容我就按自己实际做项目的习惯来写。我会从芯片选型、最小系统搭建开始，一直讲到原理图绘制规范、PCB布局布线，最后再聊聊打样回来之后的检查流程。适合正在画第一块STM32板子的人，也适合画过但总感觉哪里不对劲的人。

1. 项目准备：芯片选型与最小系统的边界划分

1.1 为什么从最小系统板切入最合理

STM32家族非常庞大，从F0到H7，从Cortex-M0到M7，封装从TSSOP到BGA都有。对于绝大多数DIY项目和原型验证来说，STM32F103C8T6几乎是最佳起点。这颗芯片在淘宝上价格便宜、资料海量、引脚少（48脚LQFP，手工焊接毫无压力），性能还足够跑一个实时操作系统或者USB协议栈。

但选型不能只看价格。我在规划原理图之前一定会先做一件事：把需要用到的外设列清楚，然后核对芯片的引脚冲突。比如你要用USART1、SPI1、I2C1和几个ADC通道，F103C8T6能不能同时满足？大部分情况下可以，但如果再加上CAN、USB、定时器PWM输出，引脚就得仔细盘一盘了。这个习惯养成后，后面画原理图就不会出现“原理图画完了才发现引脚不够用”的尴尬。

1.2 最小系统由哪几个模块组成

所谓最小系统，就是让芯片“活过来”的最低硬件条件。我把它拆成六个部分：

1. 电源（3.3V供电及其去耦滤波）
2. 时钟（外部晶振或内部RC）
3. 复位（NRST引脚及复位电路）
4. 启动配置（BOOT0/BOOT1引脚电平）
5. 下载调试接口（SWD或JTAG）
6. 去耦电容（每个电源引脚旁的电容）

这里有一个关键认知：最小系统不是“能跑就行”，而是“能稳定跑、能方便调、能二次开发”。很多人的板子反复复位重启、下载经常失败、ADC数值乱跳，回头看都是最小系统某些环节偷懒了。比如去耦电容距离电源引脚太远、晶振周围走线不干净、BOOT引脚悬空导致启动模式不确定，这些问题在原理图阶段看不出来，在PCB阶段才会集中爆雷。

1.3 外设扩展区域的规划思路

除了最小系统，原理图上还有一个重要区域是外设接口。我的习惯是把外设按功能分组，每一组信号在原理图上集中在同一块区域。比如电机驱动接口放在一起，传感器接口放在一起，通信接口放在一起。这样做的好处有两个：一是后续PCB布局时可以按功能区块搬器件，二是排查问题时能快速定位信号路径。

外设扩展时要重点关注引脚耐压和逻辑电平匹配。STM32的GPIO大部分是FT（5V容忍）引脚，但不是全部。参考手册里引脚定义表会标注FT标志，没有标注的引脚接5V逻辑很危险。我见过不少人直接把5V传感器输出接到非FT引脚上，结果就是引脚烧毁或者芯片整个发烫。

2. 电源树设计：电压轨、去耦与滤波细节

2.1 电压轨规划：3.3V主电源从哪来

绝大多数STM32系统的主供电是3.3V，但输入电源五花八门：USB的5V、锂电池的3.7~4.2V、外部DC电源的12V甚至24V。原理图上必须先把电源树理清楚——输入电源经过什么转换变成3.3V，再分配给哪些负载。

最省事的方案是用线性稳压器（LDO），比如AMS1117-3.3。输入5V，输出3.3V，外围只需要两个电容，成本极低。但LDO的缺点是压差大、效率低，输入5V输出3.3V时，在100mA负载下就有约0.17W的热损耗，芯片会微热。如果你的项目有电池供电或者大电流外设（比如WiFi模块峰值电流几百毫安），LDO就不够看了，得用DC-DC Buck，比如MP1584、TPS5430之类的方案。

我的原则是：电流小于150mA用LDO，大于150mA用DC-DC。DC-DC虽然原理图稍微复杂一点（需要电感、续流二极管、反馈电阻），但效率80%~90%，电池供电场景下差别非常大。

2.2 去耦电容的位置和容量搭配逻辑

这是原理图阶段最容易被敷衍的部分，但重要程度可以排进前五。STM32的每个VDD引脚旁边都要放一个100nF（0.1μF）陶瓷电容，这是硬要求，不是建议。如果不放，芯片内部逻辑翻转瞬间的电流变化会导致电源电压跌落，轻则SPI通信出错，重则程序跑飞。

另外在芯片附近还要放一个4.7μF~10μF的钽电容或陶瓷电容作为蓄水池，用于吸收低频段的电源波动。这里我补充一个设计细节：去耦电容的回路路径很重要，电容必须放置在电源引脚和地过孔之间，且走线尽量短粗。原理图上你只需要把100nF电容每个电源引脚旁边放一个，10μF电容放在芯片电源入口处，但心里要清楚这些东西在PCB上要怎么摆。

2.3 电源指示与测量节点

我习惯在3.3V输出处加一个LED指示灯（串联1kΩ限流电阻），这不是功能必需，但调试时极其有用——板子上电就能肉眼判断电源是否正常，省去每次都拿万用表去量。另外，在电源入口处预留一个测试点（Test Point），方便示波器探头接地和测量。

如果系统里同时存在模拟电路（比如ADC采集）和数字电路，我还会把模拟电源和数字电源分开走。F103这类芯片的VDDA引脚必须额外接滤波电路——用一个10Ω电阻或磁珠串联在3.3V和VDDA之间，再加一个1μF和一个100nF电容到地。原理图上就这么简单，但能明显改善ADC采样值的跳动。

3. 时钟、复位与启动配置：三大易错点的正确处理

3.1 晶振电路：负载电容的计算方法

STM32系统时钟可以来自内部HSI（8MHz RC），也可以来自外部HSE晶振。很多入门板为了省事只用内部时钟，也能跑，但USB功能和精准通信（CAN、以太网）就玩不转了。所以我强烈建议外部8MHz晶振一定要画上。

晶振电路的核心是那两个负载电容。负载电容的计算公式是：

CL = (C1 × C2) / (C1 + C2) + Cstray

其中Cstray是PCB走线和引脚寄生电容，经验值3~5pF。8MHz晶振的典型负载电容是16pF或20pF，那么我取C1 = C2 = 20pF，代入公式：(20×20)/(20+20) + 4 = 10+4 = 14pF，略低于16pF。实际上稍微偏一点问题不大，晶振起振后频率误差可以通过校准调回来，但电容不能差太离谱。

晶振旁边还要并联一个1MΩ的反馈电阻，这个电阻保证晶振工作在放大区，帮助起振。有些芯片内部已经集成反馈电阻，F103是要外接的。原理图上别忘了这个1MΩ电阻，很多人画晶振只画两个电容，结果晶振不起振。

3.2 复位电路：RC时间常数的设计考量

STM32的NRST引脚是低电平复位。常见的复位电路是一个10kΩ上拉电阻加一个100nF电容到地，构成RC复位延迟。时间常数τ = R × C = 10kΩ × 100nF = 1ms，实测复位时间是几毫秒级别，足够让电源稳定后再开始启动。

复位电路还有一个很多人忽略的点：NRST引脚内部有上拉，但芯片上的复位信号容易被干扰误触发。如果板子环境有电磁干扰，比如旁边有继电器或者电机，建议在NRST引脚再串一个100Ω~1kΩ的小电阻，或者并联一个二极管到VDD做ESD保护。原理图上加这几个元件的成本几乎为零，但对稳定性提升明显。

3.3 BOOT引脚的拉高拉低：启动模式决定一切

BOOT0和BOOT1两个引脚决定芯片复位后从哪启动：

• BOOT0=0：从主Flash启动（正常模式）
• BOOT0=1、BOOT1=0：从系统存储器启动（用于ISP下载）
• BOOT0=1、BOOT1=1：从SRAM启动（调试用）

绝大多数情况下，BOOT0必须通过10kΩ电阻下拉到地，BOOT1也下拉到地。有人会直接把BOOT0接地，这样也能工作，但以后想用串口ISP下载程序就不行了。加一个10kΩ下拉电阻和排针，需要时可以用跳线帽把BOOT0拉到3.3V。这个设计投入极小，却保留了刷Bootloader的灵活性，我认为是必须的。

BOOT引脚不能悬空，这是原则。悬空状态下引脚电平不确定，可能导致芯片启动模式不可控，表现为：下载程序时偶尔成功偶尔失败、复位后程序不运行但芯片发热。如果你遇到过这种玄学问题，先检查BOOT引脚。

4. 下载调试接口与串口电路：开发效率的关键

4.1 SWD四线制接线方案：省IO口的调试选择

STM32的下载调试接口有JTAG（20脚）和SWD（4脚）两种。我强烈建议原理图上只保留SWD接口，因为JTAG占用的IO口太多了，SWD只占用PA13（SWDIO）和PA14（SWCLK）两根线，外加VDD和GND，四根线就能完成下载和调试。

SWD接口的原理图设计要点：

1. SWDIO和SWCLK上各加一个10kΩ上拉电阻
2. 接口处加一个100nF电容滤波
3. 对外接口选用4Pin或5Pin的插针或弹簧针
4. 如果可能，把GND引脚放在排针两端，形成“地屏蔽”效果，降低干扰

很多开发板通过20Pin的JTAG转SWD线来调试，这种方式浪费了一块板的面积，还容易插反。自己做板子直接用4Pin SWD头，连ST-Link只需杜邦线或专用转接线，干净利落。

4.2 USB转串口芯片选型：CH340还是CP2102

几乎每个STM32项目都需要一个串口，用于打印调试信息或者和上位机通信。STM32本身没有USB转串口功能（除非用USB虚拟串口），所以需要一颗桥接芯片。市面上最常见的两种是CH340和CP2102。

如果是打样自己做着玩，CH340完全够用，原理图极其简单——只需在UART_TX和UART_RX两个引脚上各放一个1kΩ串联电阻，再在V3引脚接一个100nF电容（CH340G需要，CH340C不需要）。注意TX和RX要交叉连接：STM32的TX接CH340的RX，STM32的RX接CH340的TX。这个交叉很多人都知道，但画完还是容易搞反，因为习惯的原因。

我发现的另一个坑是：有些“一键下载电路”利用CH340的DTR和RTS引脚控制BOOT0和复位引脚，实现自动下载。这个电路在原理图上比普通串口多几个三极管和电阻，但便利性提升巨大——不用手动按键切换BOOT0和复位。强烈推荐在原理图上设计这个功能，我贴一下典型接法思路：

• CH340的DTR#引脚经三极管反相后接到NRST
• CH340的RTS#引脚经三极管反相后接到BOOT0
• 两个三极管（如S8050或2N7002 NMOS）构成逻辑电平反向

这个电路的原理不复杂，但画起来容易绕晕，我的建议是照抄一个经过验证的参考电路，别自己发明。

4.3 调试接口的ESD保护与热插拔设计

下载调试接口和串口接口都是会频繁插拔的，热插拔瞬间容易产生ESD脉冲。对消费级产品来说，在接口信号线上加TVS二极管阵列（如USBLC6-2）或者串小电阻（22Ω~33Ω）可以吸收一部分能量。

串电阻的做法在原理图上很常见，但我发现很多人的电阻是随便选的。SWD信号频率不高，33Ω串联电阻不会影响通信速率，但对ESD的抑制效果是实实在在的。串口信号的串阻可以选1kΩ，因为UART波特率通常不高于115200，1kΩ串联电阻对信号完整性影响极小，但能防止外来电压直接打进GPIO。

5. 原理图绘制中的隐藏规范与检查要点

5.1 网络标号可视化：让原理图“可读”比“能连通”更重要

原理图连错了有人帮你发现，原理图画得看不懂就只能自己受苦。我在绘制原理图时坚持几个规范：

1. 网络标号一定要写在引脚旁边，不要跨越器件
2. 电源网络统一使用电源符号（VCC、GND），不要用裸的网络标号
3. 一个页面内信号流向从左到右（输入在左、输出在右）
4. 同一功能的模块用方框框起来并加注释

有几次我画完原理图隔了一个月再回头改，完全能快速理解当时的意图，这就是规范的作用。对自己严格要求一点，打样前检查效率会高很多。

5.2 位号标注与BOM整理：工厂生产环节的第一道坎

原理图的位号（Reference Designator）设计直接影响BOM表的整理和后期的可维护性。我自己固定的编号规则是：

• 电容：C1、C2、C3...（从电源部分开始编号）
• 电阻：R1、R2、R3...（从下载接口附近的开始）
• 芯片：U1、U2...（U1固定是主控STM32）
• 电感：L1、L2...
• 连接器：P1、P2...，排针用J1、J2...

这个编号规则看似琐碎，但在核对BOM、焊接维修时极其有用。我甚至会在原理图每个器件旁边备注封装形式（0603、0805、LQFP48等），生成BOM时就不用再去翻封装库了。

5.3 ERC电气规则检查：这几类报错必须处理

原理图画完后的ERC（Electrical Rule Check）是打样前必做的步骤。我用AD或立创EDA都会跑一遍ERC，大部分Warning可以容忍，但以下几类报错必须处理：

• 未连接的引脚：芯片引脚悬空，程序里没配置就算了，配置了没接硬件问题很大
• 输出引脚连接在一起：两个推挽输出直接对接，正常工作时会烧IO
• 电源短路：3.3V网络被意外的跳线连到5V
• 输入引脚未连接：这类引脚必须明确接上拉或下拉

曾经有个项目，我ERC扫出来一个“Input Pin Floating”的警告，没当回事，结果上电后GPIO电平乱跳，最后发现是一个外部中断引脚悬空导致不断触发中断。从那以后，我的原则是：原理图上的每个引脚都要有明确的连接，就算是不用的引脚也要用网络标号标记（比如NC）并加上说明。

5.4 仿真验证：硬件电路上板前最后一道“软件关卡”

原理图绘制完成后，不要急着转PCB。用仿真软件验证一部分关键电路能省下大量改版时间。我常用的思路是：

• 在立创EDA或Proteus里搭建电源电路，验证LDO的输出纹波是否可接受
• 用Multisim或LTspice模拟RC复位电路的延时
• 对运放、比较器等外围电路进行输入输出关系仿真

当然，STM32本身的程序逻辑没法在原理图阶段仿真，模拟电路部分和电源部分的验证已经能过滤掉80%的低级错误。

6. PCB布局布线：从“能跑”到“稳定”的距离

6.1 布局顺序的控制：先电源、再主控、然后外设

PCB布局和原理图一样有讲究。我的布局顺序固定是：

1. 先确定接口和连接器的位置（下载口、串口、外部排针）
2. 放电源模块（LDO和其输入输出电容）
3. 放主控芯片（STM32）正对接口位置，保持信号线最短
4. 放晶振和去耦电容，紧贴芯片对应引脚
5. 再放外设功能模块，按原理图分组布局

这个顺序背后有一个核心思想：信号路径最短原则。比如晶振离芯片越近越好，去耦电容离电源引脚越近越好，这些“短”直接决定了信号质量和电源稳定性。

6.2 地平面的处理：回流路径是信号完整性的灵魂

很多初学者的双层板习惯是“把底层全铺上地”，这个做法本身没问题，但没有理解为什么。地平面的作用不只是好看，它提供了所有信号的回流路径。信号从顶层走线到器件，电流必须有一个回流路径回到源端，而地平面就是这个路径。

如果你在地平面上乱开槽，或者把地平面割裂成碎片，回流电流就被迫绕远路，绕远路的代价是回路电感增大、信号环路面积变大、辐射噪声增加。实际表现就是板子能跑，但EMC测试过不了、ADC采集值波动大、通信偶尔出错。

正确做法：

1. GND过孔尽量密集，特别是在信号换层的地方旁边要加过孔
2. 重要的敏感信号（晶振、SPI、I2C）两侧平行走地线包围
3. 底面地平面保持完整，非必要不用割裂
4. 每一路电源的GND直接通过过孔打到底层，不要走线绕远汇合

6.3 晶振、去耦电容、连接器的布线细节

这几个器件的布线差异决定了“别人画的我抄都能跑，自己画的就不行”的那种玄学。我直接给结论：

• 晶振：两个负载电容要靠近晶振引脚，晶振紧贴STM32的OSC_IN/OSC_OUT引脚，晶振下方不要走信号线，晶振周围用GND过孔阵围一圈（俗称“屏蔽环压地”）
• 去耦电容：100nF电容紧挨芯片电源引脚，走线先到电容再到引脚，绝对不允许“先经过长走线再到电容”。电容的GND端直接打一个过孔到底层
• 连接器：连接器的每根信号线并联的滤波电容（如果原理图上有）要放在连接器端，不能放在主控端
• LDO输出：输出端到STM32电源引脚的走线尽量宽（至少0.5mm），不要在中间绕弯

布线完成后我会用“眼睛检查法”自查一遍：把PCB的丝印层隐藏，只看走线和焊盘，逐条信号从源端到目的端过一遍，确认没有不该交叉的交叉、没有该短的没短。

6.4 过孔、线宽与电流承载能力：怎么算不迷糊

很多新手布线时不知道线宽怎么选。这里给一个工程经验参照：

• 0.3mm（12mil）：可承载约1A电流（表层，1oz铜厚）
• 0.5mm（20mil）：可承载约2A电流
• 1.0mm（40mil）：可承载约4A电流

F103这类芯片的IO电流一般不超过25mA，所以信号线用0.2mm（8mil）都足够。但电源线不一样，3.3V供电线至少0.5mm，如果板子上有WiFi模块（峰值电流300mA），我会把3.3V线走到1mm。地线更是能宽就宽，甚至直接靠铺铜连接。

过孔方面，信号线过孔用0.3mm孔径（外径0.6mm即可），电源过孔建议0.5mm孔径。多层板中的电源/地层内电层划分，按每个电源轨的路电流大小分配铜皮面积。

7. DRC检查、生产文件输出与首次上电测试流程

7.1 DRC规则设置：间距和孔径的底线别乱动

PCB绘制完成后，需要根据PCB板厂的工艺能力设置DRC规则。很多板厂的标准工艺是：

• 最小线宽：6mil（0.15mm）
• 最小间距：6mil（0.15mm）
• 最小钻孔孔径：0.3mm
• 最小焊环：0.25mm

如果你的设计在这套标准之内，几乎不会被板厂退单或加钱。我建议DRC规则设置在工艺下限值之上再留一点余量，比如线宽线距统一设7mil，孔径设0.3mm，这样既满足工艺，又给生产留出容错空间。

DRC运行后会出现大量报错，不要慌，逐条看。常见的三类误报：过孔与焊盘重叠部分的间距报错（可能是因为同一网络的过孔和焊盘被判违规）、丝印压焊盘、器件重叠遮挡。处理方式是把对应规则改对，或者右键排除这些特定误报。

7.2 Gerber文件和钻孔文件：生产数据的最后一步

原理图符合要求、PCB也检查无误，最后一步就是输出生产文件。我用过的EDA工具（AD、立创EDA、KiCad）输出Gerber的选项大同小异。核心是确认这几层全都要输出：

• 顶层线路层（Top Copper）
• 底层线路层（Bottom Copper）
• 顶层丝印层（Top Silkscreen）
• 底层丝印层（Bottom Silkscreen，双层板建议输出）
• 顶层阻焊层（Top Solder Mask）
• 底层阻焊层（Bottom Solder Mask）
• 钻孔文件（Drill File）

还有一个很多人忽略的点：钻孔文件要包含钻孔尺寸表，板厂需要知道每个孔是过孔还是定位孔、是否是金属化孔。如果漏了这些信息，板厂容易默认错误，导致螺丝孔被金属化、过孔非金属化、或者定位孔直接做成金属孔。

7.3 上电检测三板斧：短路测试、电源测试、时钟测试

板子到手不要急着焊接全部器件，先把电源部分的器件焊完，然后按这个顺序测试：

1. 短路测试：用万用表响铃档，量3.3V和GND之间是否有短路。如果短路，先别上电，逐一排查焊桥和电容方向
2. 空载电压测试：不装主控芯片，只给LDO通电，量LDO输出电压是否稳定在3.3V，纹波是否正常（示波器看）
3. 带载电压测试：把主控芯片焊上，再量3.3V电压，确认电压没有被拉低，芯片表面温度正常

这三个测试都通过后再尝试下载程序。如果下载失败，用示波器量NRST引脚的电平、量晶振是否起振、量SWD两根线的波形。这一步卡住的板子，90%是晶振电容选错或者BOOT引脚配置错误。

第一次程序下载成功、LED闪烁起来的时候，才算是真正跨过了“原理图设计”这道门槛。

最后的几点心得分享

做STM32的PCB原理图设计，快的人一天就能画完，慢的人画一个月也还在改。差别不在工具熟练度，而在是否真的理解了每个模块为什么这么搭。

我个人的体会是：把每个模块当成独立的小电路去验证，再组合成大系统。比如电源模块先单独搭块面包板测纹波，晶振电路先在最小系统板上验证再画进自己的设计，这样能少走很多弯路。另外，一定要善用开源社区那些经过验证的原理图——参考不是抄袭，而是学习别人在细节上的处理，比如去耦电容放几个、BOOT电阻用多大、SWD接口怎么加保护，这些都是前人踩坑之后沉淀下来的经验。

如果你现在正要画自己的STM32板子，我建议你先把这篇文章提到的模块清单过一遍，在你的原理图上逐项核对，确认每个模块都有、每个细节都处理到位，然后再去画PCB。上电那一刻的成就感，值得你在原理图上多花的那点时间。