1. 瞬态抑制二极管选型与电路防护的核心逻辑

1.1 为什么TVS选型是整个防护设计的胜负手

搞硬件的人都有一个共识：电路防护设计里，TVS选型选错了，后面所有的布局布线都是白费功夫。我见过太多案例，板子打回来测试，静电枪一打就复位，浪涌一灌就烧芯片，最后排查半天发现是TVS的钳位电压选高了，或者结电容太大把信号完整性搞崩了。瞬态抑制二极管（TVS）这个东西，看着就是个二极管符号，但里面的门道比很多人想象的要深得多。

TVS的核心作用是在纳秒级时间内把过压能量泄放掉，把后级芯片承受的电压钳制在安全范围内。它和压敏电阻（MOV）最大的区别在于响应速度和钳位特性——TVS的响应时间可以做到皮秒到纳秒级别，而MOV通常在纳秒到微秒级别。这意味着面对ESD这种上升沿极陡的脉冲，TVS是更合适的选择。但选型不是拍脑袋决定的，需要根据被保护电路的工作电压、信号速率、耐受电压、浪涌等级等多个维度综合计算。

我个人的经验是，TVS选型要抓住三个核心参数：反向截止电压（VRWM）、击穿电压（VBR）和钳位电压（VC）。这三个参数构成了一个“电压阶梯”，选型的本质就是让这个阶梯刚好卡在被保护电路的安全区间里。具体来说，VRWM必须高于电路最高工作电压，否则TVS会漏电甚至发热烧毁；VC必须低于后级芯片的最大耐受电压，否则保护等于没保护；VBR则决定了TVS什么时候开始导通，通常取VRWM的1.1到1.2倍左右。

1.2 从应用场景反推TVS类型的选择

不同场景对TVS的要求差异极大，不能拿一颗料打天下。我一般把应用场景分成几类来考虑：

电源端口防护是需求量最大的场景。这类应用的特点是工作电压相对固定，但浪涌能量大，要求TVS能承受较高的峰值脉冲功率（PPP）。比如12V供电的工业设备，我会选VRWM在13V到15V之间的TVS，PPP至少600W起步，如果走的是户外线缆，建议直接上1500W甚至更高。封装上优先考虑SMB或SMC，散热更好，浪涌耐受能力更强。

高速信号线防护是另一个极端。USB 3.0、HDMI、MIPI这些接口的速率动辄几个Gbps，TVS的结电容（Cj）就成了致命参数。结电容太大会导致信号边沿变缓、眼图闭合。我实测过，一颗Cj为5pF的TVS挂在USB 3.0的D+ D-上，眼图几乎完全糊掉。所以这类场景必须选超低电容TVS，Cj通常要求在0.5pF以下，有的甚至要0.2pF。封装上多采用DFN或SOD-923这种超小封装，寄生参数更小。

ESD防护则介于两者之间。ESD事件的特点是电压极高（接触放电可达8kV甚至15kV）、持续时间极短（纳秒级）、能量不大。IEC 61000-4-2标准把ESD分为接触放电和空气放电两种，等级从2kV到15kV不等。对于消费类电子产品，通常要求接触放电4kV、空气放电8kV；工业类产品要求更高，接触放电6kV、空气放电8kV是基本门槛。ESD防护用的TVS，响应速度是第一位的，钳位电压要足够低，同时结电容不能太大以免影响信号。

1.3 选型前的准备工作：先搞清楚你要保护什么

在动手选型之前，我建议先把下面这几个问题回答清楚：

• 被保护电路的最高持续工作电压是多少？这决定了VRWM的下限。
• 后级芯片能承受的最大电压是多少？这决定了VC的上限。
• 信号线的最高工作频率或数据速率是多少？这决定了Cj的上限。
• 需要满足哪个浪涌/ESD标准？这决定了PPP和IPP的下限。
• 电路板的空间和散热条件如何？这决定了封装形式。

把这五个问题搞清楚，选型范围就缩小了80%。剩下的就是对比不同厂家的参数和价格，做最终的取舍。我见过很多新手直接抄参考设计，结果板子工作环境不一样，同样的TVS要么烧了要么没起作用。参考设计只能给你一个起点，不能替代你自己的计算。

2. TVS关键参数深度拆解与计算实例

2.1 反向截止电压与击穿电压的匹配逻辑

反向截止电压（VRWM）是TVS在正常工作时能承受的最大电压，在这个电压下TVS的漏电流应该在微安级别以下。选型时VRWM必须大于电路的最高工作电压，而且要留一定的裕量。这个裕量怎么留？我的经验是至少留10%，如果供电电压波动较大或者有纹波，建议留20%。

举个例子，一个标称12V的电源轨，实际最高可能到13.2V（12V加10%容差），那么VRWM至少选14.5V以上。如果选了一颗VRWM为12V的TVS，在13.2V下它可能已经进入击穿区，漏电流急剧增大，轻则发热，重则直接短路失效。

击穿电压（VBR）是TVS开始显著导通的电压，通常在1mA测试电流下测量。VBR和VRWM之间有一个比值关系，一般VBR是VRWM的1.1到1.2倍。这个比值越小，TVS的钳位响应越快，但漏电流也越大。对于低功耗应用，要选比值大一些的；对于需要快速响应的应用，比值小一些更合适。

这里有一个容易踩的坑：不同厂家对VBR的定义和测试条件可能不同。有的厂家在1mA下测，有的在10mA下测，测出来的值能差不少。所以对比不同厂家的TVS时，一定要看测试条件是否一致，不能只看标称值。

2.2 钳位电压的计算与验证方法

钳位电压（VC）是TVS在通过峰值脉冲电流（IPP）时两端的电压，这是选型中最关键的参数，因为它直接决定了后级芯片承受的电压。VC必须小于后级芯片的绝对最大耐受电压，而且要留足够的裕量。

VC的计算公式是：VC = VBR + IPP × Rd，其中Rd是TVS的动态电阻。不同TVS的Rd差异很大，从几十毫欧到几欧姆都有。Rd越小，钳位效果越好，但通常价格也越贵。

我一般会这样验证：假设后级芯片的绝对最大电压是20V，TVS的VBR是15V，IPP是10A，Rd是0.5Ω，那么VC = 15 + 10 × 0.5 = 20V。刚好卡在极限值上，这不行，必须留裕量。要么选VBR更低的TVS，要么选Rd更小的型号。实际工程中，我建议VC至少比芯片耐受电压低20%。

还有一个细节：VC是在特定的IPP下测的，而实际浪涌电流可能大于或小于这个值。如果实际电流大于IPP，VC会更高。所以选型时要确保TVS的IPP大于实际可能出现的最大浪涌电流。这个电流怎么估算？对于8/20μs浪涌波形，可以根据标准等级反推，比如IEC 61000-4-5 Level 4的测试电压是4kV，对应的短路电流大约是2kA，但经过线路阻抗衰减后到达TVS的电流会小很多，具体要看线路阻抗。

2.3 结电容对信号完整性的影响与取舍

结电容（Cj）是高速信号防护中最容易被忽视的参数。TVS的Cj本质上是一个寄生电容，它和信号线的阻抗构成一个低通滤波器，会衰减高频分量。Cj越大，截止频率越低，信号的高频成分损失越多。

截止频率的计算公式是：fc = 1 / (2π × R × Cj)，其中R是信号线的特性阻抗（通常50Ω或100Ω差分）。假设Cj是1pF，R是50Ω，那么fc = 1 / (2 × 3.14 × 50 × 1e-12) ≈ 3.18GHz。对于USB 2.0（480Mbps）来说完全够用，但对于USB 3.0（5Gbps）就有点勉强了。

实际选型时，我一般按下面的经验值来卡：

这个表是我自己总结的，不一定适用于所有情况，但作为一个快速筛选的参考是够用的。需要注意的是，差分信号线对Cj的匹配要求更高，两颗TVS的Cj差异要控制在5%以内，否则会导致共模抑制比下降，眼图不对称。

2.4 峰值脉冲功率与浪涌等级的对应关系

峰值脉冲功率（PPP）是TVS能承受的最大瞬态功率，通常以10/1000μs或8/20μs波形来标定。PPP = VC × IPP，但这个关系只在特定波形下成立。不同波形的能量差异很大，10/1000μs的能量比8/20μs大得多，所以同一颗TVS在不同波形下的PPP标称值可能差好几倍。

选型时怎么确定需要的PPP？我的方法是先确定要满足的浪涌标准等级，然后反推电流。以IEC 61000-4-5为例：

这个峰值电流是测试源短路时的电流，实际到达TVS的电流取决于线路阻抗。如果线路阻抗是2Ω，测试电压是4kV，那么实际电流大约是2000A。但TVS通常不会单独承受全部电流，前面还有保险丝、电感等元件分担。所以实际选型时，PPP可以比理论计算值低一些，但建议至少留2倍裕量。

3. 电路防护设计的实操流程与布局要点

3.1 从原理图到PCB的完整设计流程

TVS防护设计不是选完型号就完事了，布局布线同样关键。我一般的流程是这样的：

第一步，确定防护策略。是单级防护还是多级防护？单级防护就是一颗TVS搞定，适用于浪涌能量不大的场景。多级防护是TVS加MOV加TVS，或者TVS加共模电感加TVS，适用于户外设备或工业环境。多级防护的核心思想是逐级泄放能量，前级承受大能量但钳位电压高，后级承受小能量但钳位电压低。

第二步，确定TVS的放置位置。TVS必须放在浪涌进入电路板的第一个位置，越靠近连接器越好。如果放在后面，浪涌电流会先经过其他元件，可能已经造成损坏了。我见过一个案例，TVS放在DC-DC后面，结果浪涌来的时候DC-DC先炸了，TVS完好无损，但已经没用了。

第三步，规划接地路径。TVS的接地引脚必须用短而粗的走线连接到干净的地平面。走线电感会显著增加钳位电压，因为V = L × di/dt。假设走线电感是5nH，浪涌电流上升率是100A/μs，那么感应电压就是5nH × 100A/μs = 500V。这500V会叠加在钳位电压上，让保护效果大打折扣。所以TVS的接地走线要尽量短，最好直接打过孔到地平面，过孔至少两个，降低电感。

第四步，考虑被保护信号的走线。TVS要放在信号线的分支上，不能串联在信号路径中。分支走线也要短，避免引入额外的寄生参数。对于差分信号，两颗TVS要对称放置，走线长度一致。

3.2 布局布线中的关键细节与常见错误

布局这块我踩过的坑太多了，挑几个典型的说说：

错误一：TVS离连接器太远。有的工程师为了布局美观，把TVS放在板子中间，浪涌从连接器进来后要走一段长线才到TVS。这段线在浪涌期间会产生感应电压，而且可能耦合到旁边的信号线上。正确的做法是TVS紧贴连接器，浪涌一进来就被泄放掉。

错误二：接地走线太细太长。前面说了，接地走线的电感会抬高钳位电压。我一般要求TVS的接地走线宽度至少1mm，长度不超过5mm，过孔至少两个。如果是大功率TVS，走线还要更宽。

错误三：TVS和被保护芯片共用电源走线。浪涌电流通过TVS泄放时，会在电源走线上产生压降，如果被保护芯片和TVS共用一段走线，这个压降会直接加在芯片上。正确的做法是TVS的泄放路径和被保护芯片的供电路径分开，从连接器出来后先经过TVS，再经过稳压器给芯片供电。

错误四：忽略TVS的漏电流。TVS在VRWM下有一定的漏电流，通常在1μA到10μA之间。对于低功耗应用，这个漏电流可能影响电池寿命。如果电路对漏电流敏感，要选低漏电流的TVS，或者把TVS放在电源开关后面。

3.3 多级防护的能量协调计算

多级防护设计中最容易出问题的是能量协调。前级TVS把大能量泄放掉，但钳位电压可能还有几十伏，后级TVS要能承受这个电压并进一步钳位到芯片安全范围。如果前级TVS的钳位电压超过了后级TVS的VRWM，后级TVS会提前导通，可能被烧毁。

协调计算的核心是去耦元件的选择。两级TVS之间通常有一个电阻或电感作为去耦元件，它的作用是限制流过前级TVS的电流，同时让后级TVS有足够的时间响应。去耦电感的值怎么选？我的经验是让去耦电感在后级TVS响应时间内（通常几纳秒）产生的阻抗远大于后级TVS的等效阻抗。

具体计算：假设前级TVS的钳位电压是30V，后级TVS的VBR是10V，去耦电感是1μH，浪涌上升时间是1μs。那么di/dt = (30V - 10V) / 1μH = 20A/μs。在1μs内电流上升到20A，后级TVS要能承受这个电流。如果后级TVS的IPP只有10A，那就选小了，要换更大的或者增大去耦电感。

这个计算只是估算，实际还要考虑TVS的动态特性和线路寄生参数。我一般会留2倍以上的裕量，然后通过实测验证。

4. 常见问题排查与实战避坑指南

4.1 TVS选型中的典型误区与纠正

误区一：VRWM越高越好。有人觉得VRWM高一些更安全，不会误触发。但VRWM高了，VBR和VC也跟着高，保护效果反而变差。VRWM只要比电路最高工作电压高10%到20%就够了，不要盲目选高。

误区二：只看PPP不看IPP。PPP是在特定波形下测的，不同波形的PPP不能直接比较。选型时要看IPP，因为IPP是在特定VC下测的，更接近实际工作条件。

误区三：忽略温度降额。TVS的PPP随温度升高而降低，通常每升高1°C降额0.5%到1%。如果工作环境温度是85°C，PPP要降额30%到50%。很多人在常温下测没问题，一到高温环境就烧了，就是这个原因。

误区四：用TVS代替所有防护。TVS对ESD和浪涌有效，但对持续过压和过流无效。如果电路可能接错电源或者短路，还需要配合保险丝、PTC等元件。

4.2 实测中遇到的异常现象与排查思路

现象一：TVS发热严重。可能原因有三个：VRWM选低了，TVS在正常工作电压下就导通；漏电流太大，选型时没注意；TVS已经损坏，变成了短路。排查方法是先测TVS两端的电压，如果接近VRWM，说明选型有问题；如果远低于VRWM但TVS发热，说明TVS可能已经损坏。

现象二：ESD测试时芯片复位但TVS没坏。这说明TVS的钳位电压还是太高，或者响应速度不够快。排查方法是测TVS的钳位波形，看VC是否超过了芯片的耐受电压。如果VC没问题，那可能是布局问题，浪涌电流通过其他路径耦合到了芯片。

现象三：信号眼图变差。大概率是TVS的Cj太大。排查方法是把TVS拆掉再测眼图，如果眼图恢复，就是TVS的问题。解决方法是换低Cj的TVS，或者调整TVS的放置位置，减少分支走线长度。

现象四：TVS在浪涌测试中炸裂。说明TVS的PPP或IPP不够。排查方法是计算实际浪涌电流，对比TVS的IPP。如果实际电流大于IPP，要换更大功率的TVS，或者增加前级防护分担能量。

4.3 不同应用场景的TVS选型速查表

这个表是我根据实际项目经验整理的，可以作为快速选型的起点。但每个项目的情况不同，最终还是要根据具体参数计算和实测验证。

4.4 独家避坑经验与实操心得

说几个文档里不会写但实际很重要的点：

第一，TVS的响应时间不是越快越好。对于某些信号线，TVS响应太快反而会误触发。比如一些低速信号线，TVS的响应时间在纳秒级，但信号本身的上升沿也是纳秒级，TVS可能会把正常信号边沿当成瞬态事件。这种情况下要选响应时间稍慢的TVS，或者增加RC滤波。

第二，TVS的封装影响寄生参数。同样一颗芯片，SOD-323封装的寄生电感比DFN封装大，因为引脚更长。对于高频应用，DFN封装是更好的选择。但DFN封装的焊接难度更大，需要更好的工艺控制。

第三，TVS的批次一致性很重要。不同批次的TVS，VBR和Cj可能有差异。对于差分信号线，如果两颗TVS来自不同批次，Cj差异可能导致共模抑制比下降。我一般建议差分信号线的TVS用同一批次，或者直接选双通道TVS，两颗芯片在同一封装内，一致性更好。

第四，TVS不是万能的，系统级防护才是关键。我见过太多案例，TVS选得很好，但系统接地没做好，浪涌电流通过地线耦合到其他电路，照样出问题。防护设计要从系统层面考虑，TVS只是其中一环。

第五，实测是检验选型的唯一标准。不管计算多完美，最终都要通过实测验证。我一般会做三轮测试：第一轮用ESD枪打接触放电和空气放电，第二轮用浪涌发生器灌8/20μs波形，第三轮做高温老化测试。三轮都过了，才算选型成功。

5. 从选型到验证的完整项目复盘

5.1 一个工业网关项目的TVS防护设计实例

去年我做一个工业网关项目，设备要过IEC 61000-4-2 Level 4（接触放电8kV，空气放电15kV）和IEC 61000-4-5 Level 3（线-地2kV）。设备有以太网口、RS485口、12V电源输入和USB调试口。

以太网口用的是内置TVS的RJ45连接器，但内置TVS的Cj太大，影响千兆以太网的信号完整性。我的方案是外加超低电容TVS阵列，Cj控制在0.5pF以下，放在RJ45和PHY之间。RS485口用的是SMB封装的TVS，VRWM选6V，PPP选300W，放在连接器旁边。12V电源输入用的是SMC封装的TVS，VRWM选15V，PPP选1500W，前面加了一个自恢复保险丝。USB调试口用的是DFN封装的超低电容TVS，Cj小于0.5pF。

布局上，所有TVS都紧贴连接器，接地走线宽度1.5mm，长度不超过3mm，每个TVS至少两个接地过孔。电源TVS的泄放路径和稳压器输入路径分开，避免浪涌电流经过稳压器。

实测结果：ESD接触放电8kV通过，空气放电15kV通过，浪涌线-地2kV通过。高温85°C老化1000小时，TVS参数漂移在5%以内。

5.2 测试验证的完整流程与判据

测试验证我一般分三步走：

第一步，参数验证。用示波器测TVS的钳位电压波形，确认VC在芯片耐受范围内。用网络分析仪测TVS的Cj，确认信号完整性不受影响。用漏电流测试仪测VRWM下的漏电流，确认在可接受范围内。

第二步，ESD测试。按照IEC 61000-4-2标准，从低等级开始打，逐步升到目标等级。每个等级打10次正负极性，每次间隔1秒。测试过程中监测设备是否复位、死机或损坏。判据是设备功能正常，没有误动作。

第三步，浪涌测试。按照IEC 61000-4-5标准，用8/20μs波形，从低等级开始灌，逐步升到目标等级。每个等级灌5次正负极性，每次间隔1分钟。测试过程中监测TVS是否发热、损坏，设备是否正常工作。判据是TVS没有可见损伤，参数漂移在10%以内，设备功能正常。

这三步走完，基本可以确认TVS选型和防护设计是可靠的。如果任何一步出问题，都要回到选型阶段重新计算。

5.3 后续优化方向与扩展思路

TVS防护设计不是一劳永逸的，随着产品迭代和环境变化，可能需要优化。我一般会从这几个方向考虑：

方向一：集成化。把多颗分立TVS换成TVS阵列，减少元件数量，提高一致性。现在很多厂家提供多通道TVS阵列，一颗芯片保护多条信号线，Cj匹配更好，布局也更简单。

方向二：智能化。增加TVS状态监测电路，实时监测TVS的漏电流和钳位电压，提前预警TVS老化或损坏。这对于户外设备和关键基础设施很有价值。

方向三：仿真前置。用SPICE模型仿真TVS的钳位行为，在打板之前就验证选型是否合理。现在主流TVS厂家都提供SPICE模型，可以导入仿真软件做瞬态分析。我试过用LTspice仿真8/20μs浪涌波形下的TVS响应，结果和实测吻合度很高，能省下不少打板迭代的时间。

方向四：新材料。碳化硅（SiC）和氮化镓（GaN）TVS正在发展中，响应速度更快，钳位特性更好，但成本还比较高。对于高端应用，可以关注这些新材料的进展。

这个项目做完之后，我最大的体会是：TVS选型没有捷径，必须老老实实算参数、做实测。参考设计可以给你一个起点，但每个项目的工况不同，照搬照抄迟早出问题。把VRWM、VBR、VC、Cj、IPP这几个参数吃透，再配合合理的布局布线，防护设计就成功了一大半。剩下的就是通过实测不断迭代，直到所有测试项都通过。