1. 为什么PCB走线也需要“体检”

做硬件这行的朋友大多有过这样的经历：板子焊好上电，功能跑起来看着一切正常，可一跑高速信号就间歇性抽风，误码率忽高忽低，折腾半天换芯片、换连接器都不见好。最后拿矢网一测，发现某段走线的特征阻抗在中间某个位置突然从50欧姆掉到了42欧姆，反射系数一下子飙上去，信号眼图直接闭合。问题就出在这段走线上——它“生病”了，而且是那种肉眼看不出来的病。

PCB走线的阻抗体检，本质上就是给信号通道做一次“血管造影”。我们平时说的50欧姆单端、100欧姆差分，指的是走线的特征阻抗，它由走线宽度、介质厚度、铜厚、介电常数这几个参数共同决定。理想情况下，一条走线从头到尾阻抗应该是一条平直的线，但实际PCB里，过孔、焊盘、连接器引脚、走线宽度突变、参考平面开槽，都会让阻抗出现波动。这些波动就是反射的源头，也是信号完整性问题的元凶。

TDR，全称时域反射计，是给走线做阻抗体检最直接的工具。它的原理其实不复杂：往传输线里打一个快速上升沿的阶跃信号，信号沿着走线传播，每遇到一个阻抗不连续点就会产生反射，反射波回到源端被采样，通过分析反射波的幅度和时间就能反推出阻抗随位置的变化曲线。这跟医学上用超声波看体内结构是一个思路——发一个脉冲进去，听回声，画出剖面图。

Ansys SIwave在这件事上的价值在于，它把TDR仿真做成了“无实物体检”。你不需要真的把板子打样出来、焊上连接器、接上矢网，只要在SIwave里导入PCB的ODB++或者IPC-2581文件，设置好叠层和材料参数，就能在电脑上跑出这条走线的TDR阻抗曲线。对于还在设计阶段的板子，这意味着你可以在投板之前就把阻抗问题揪出来，改走线、调叠层、优化过孔，省下的不仅是打样费，更是项目周期。

这篇文章适合几类人看：一是刚入行做SI仿真、对SIwave还不太熟的工程师，想找一个能照着做的完整流程；二是做了多年Layout、想往SI方向转的PCB设计者，需要理解TDR曲线背后的物理含义；三是硬件项目经理或者技术负责人，想了解TDR仿真到底能解决什么问题、需要投入多少时间。我会从叠层设置一路讲到曲线解读，把中间容易踩的坑都标出来，尽量做到你跟着做就能出结果。

2. 仿真前的准备工作与叠层参数设置

2.1 导入PCB文件与检查叠层完整性

SIwave支持多种PCB文件格式导入，最常用的是ODB++和IPC-2581，这两种格式能保留完整的叠层信息和网络连接关系。如果你手头只有.brd或者.pcb文件，需要先在Cadence Allegro或者Mentor Xpedition里导出成ODB++。导入的时候有个细节要注意：在Import Wizard里勾选“Import Stackup”和“Import Nets”这两个选项，否则叠层信息会丢失，后面还得手动补，非常麻烦。

导入完成后第一件事是打开Stackup Editor检查叠层。我见过不少案例，导入进来的叠层介质厚度全是默认值，铜厚也不对，这种情况下跑出来的TDR曲线完全没有参考价值。你需要对照PCB加工厂提供的叠层报告，逐层核对这几个参数：每层铜厚（通常外层1oz=35um，内层0.5oz=17.5um）、介质厚度（Core和PP要区分开）、介电常数Dk和损耗因子Df。Dk和Df跟材料牌号有关，比如FR-4的Dk一般在4.2到4.6之间，Df在0.015到0.025之间，高频板材如Megtron 6的Dk约3.6、Df约0.004。这些参数如果填错，阻抗算出来能差出10%以上。

注意：叠层里的介质厚度一定要用加工后的实际厚度，不要用理论值。PP（半固化片）在压合后厚度会变化，比如两张1080 PP压合后厚度大约是0.1mm而不是0.12mm。这个细节直接影响到阻抗计算的准确性。

2.2 材料参数与过孔模型的配置要点

材料参数配置是很多人容易忽略的一步。SIwave默认的材料库里有FR-4、Rogers、Megtron等常见板材，但默认参数往往偏理想化。如果你手头有板材供应商提供的Dk/Df频率曲线，最好用Frequency Dependent Material来定义，这样在宽频段仿真时精度更高。对于TDR仿真来说，上升沿时间越短，频谱成分越丰富，材料参数的频率相关性就越不能忽略。举个例子，上升沿100ps的信号，其有效带宽大约3.5GHz，在这个频率下FR-4的Df可能比1MHz时高出30%以上。

过孔模型是另一个关键点。TDR曲线上那些尖锐的阻抗跌落，十有八九是过孔引起的。SIwave里过孔的处理方式有两种：一种是自动生成，软件根据叠层和焊盘信息自己算；另一种是手动定义过孔模型。对于阻抗精度要求高的场景，我建议用Via Wizard手动配置，把过孔的钻孔直径、焊盘直径、反焊盘尺寸、残桩长度都填准确。特别是残桩，它是过孔阻抗跌落的主要贡献者，残桩越长，阻抗跌落越深、持续时间越长。

2.3 端口设置与激励源选择

TDR仿真的端口设置跟S参数仿真不太一样。S参数仿真通常用波端口或者集总端口，关注的是频域特性；TDR仿真需要的是时域阶跃响应，所以端口要设置成Lumped Port，并且要定义好参考阻抗。单端走线参考阻抗设50欧姆，差分对设100欧姆，这个大家都知道。但有个细节：端口的积分线方向要跟走线方向一致，否则激励方向错了，跑出来的结果完全不对。

激励源方面，SIwave的TDR仿真器内部会生成一个阶跃信号，你需要设置的是上升沿时间。这个参数怎么选？原则是上升沿时间要小于你关心的最小结构尺寸对应的时间。比如你想看一段5mm长的走线阻抗变化，信号在FR-4里的传播速度大约是6.7ps/mm，5mm对应33.5ps，那上升沿时间至少要到30ps以下才能分辨出来。但上升沿也不是越短越好，太短了仿真时间会急剧增加，而且高频成分可能超出材料模型的适用范围。一般建议上升沿时间设在信号实际上升沿的1/3到1/5，比如实际信号上升沿100ps，仿真设20ps到30ps就够了。

3. TDR仿真的核心操作流程

3.1 从原理图到仿真模型的完整链路

在SIwave里跑TDR仿真，完整的操作链路是这样的：导入PCB文件→检查叠层和材料→设置端口→配置仿真参数→运行仿真→查看TDR曲线。听起来简单，但每一步都有讲究。我拿一块实际的高速板卡举个例子，板子上有一对100欧姆的差分线从FPGA走到连接器，长度大约80mm，中间经过两个过孔换层。我们要看的就是这对差分线的阻抗一致性。

导入文件后，先在Layout里找到这对差分线，确认它们的网络名和走线路径。然后打开Circuit Editor，把这对差分线对应的网络加进来。这里有个技巧：如果差分线中间经过了连接器或者AC耦合电容，需要把这些无源器件也加到电路里，否则TDR曲线会在器件位置出现异常。对于AC耦合电容，可以用SIwave自带的电容模型，填上容值和ESL/ESR参数；对于连接器，如果有S参数模型最好，没有的话可以用简单的RLC等效。

端口设置的时候，差分对的两个端口要分别设置，然后在Circuit Editor里用差分端口的方式连接。SIwave支持直接定义差分端口，你只需要指定正负端对应的网络和参考地网络就行。参考地网络的选择很重要，一定要选跟走线最近的参考平面，通常是GND或者VCC平面。如果选错了参考平面，回流路径不对，TDR曲线会多出很多莫名其妙的波动。

3.2 仿真参数配置与网格划分策略

仿真参数配置直接决定了结果的精度和仿真时间。在TDR Simulation的设置界面里，有几个关键参数需要调整：

• 上升沿时间：前面说了，设为实际信号上升沿的1/3到1/5。我一般用20ps到50ps之间，具体看走线长度和关心的最小结构。
• 仿真时间窗口：这个要足够长，让反射波能完整回到源端。经验公式是：时间窗口≥2×走线长度×传播延迟×3。比如80mm的走线，传播延迟约536ps，时间窗口至少设3.2ns，保险起见设5ns。
• 采样点数：点数越多，曲线越平滑，但仿真时间也越长。一般设2000到5000个点就够了，对应时间分辨率在1ps到2.5ps之间。
• 网格划分：这是最影响仿真时间的因素。SIwave的自适应网格划分通常够用，但对于阻抗精度要求高的走线，建议在走线区域手动加密网格。加密的判据是网格尺寸要小于走线宽度的1/3。比如走线宽5mil（0.127mm），网格尺寸要小于1.7mil（0.042mm）。

实操心得：网格划分不要一上来就全局加密，那样仿真时间会爆炸。正确的做法是先跑一次自适应网格，看TDR曲线哪里波动大，然后只对波动大的区域加密网格重跑。这样既能保证精度，又能控制时间。

3.3 运行仿真与初步结果查看

参数设好后就可以提交仿真了。SIwave的TDR仿真引擎是基于时域有限差分法的，对于一块中等复杂度的板子（几千个网络），单条差分线的TDR仿真通常在几分钟到十几分钟之间。如果超过半小时还没跑完，大概率是网格太密或者时间窗口设得太长，需要回头检查参数。

仿真完成后，SIwave会自动生成TDR阻抗曲线。横轴是时间，可以换算成走线位置（时间×传播速度）；纵轴是阻抗值。一条健康的差分线，TDR曲线应该是一条平直的线，在100欧姆附近小幅波动，波动幅度在±10%以内。如果看到明显的跌落或者尖峰，那就是阻抗不连续点。曲线上的位置对应走线上的实际位置，你可以用光标测量每个波动点的时间，然后反推它在走线上的物理位置。

4. TDR曲线解读与常见问题排查

4.1 阻抗曲线上的“病灶”识别

TDR曲线上的每一个波动都对应走线上的一个结构。我总结了几种典型“病灶”的特征：

拿过孔来说，一个典型的过孔在TDR曲线上会表现为一个深度10%到20%、持续时间50ps到100ps的阻抗跌落。跌落的深度跟过孔焊盘直径和反焊盘尺寸有关，持续时间跟过孔长度和残桩长度有关。如果你看到跌落深度超过20%，那这个过孔就需要优化了——要么减小焊盘直径，要么增大反焊盘，要么把残桩背钻掉。

4.2 仿真结果与实测的偏差分析

很多人会问：仿真出来的TDR曲线跟实测能对上吗？答案是：趋势能对上，绝对值会有偏差。偏差主要来自三个方面：一是材料参数的频率相关性，仿真用的Dk/Df是固定值或者简单拟合，实测时材料特性随频率变化更复杂；二是加工公差，走线宽度、介质厚度都有±10%的波动，仿真用的是标称值；三是测试夹具和连接器的影响，实测时探头和连接器会引入额外的阻抗不连续。

根据我的经验，仿真和实测的阻抗绝对值偏差在5%以内就算很好了，能做到3%以内说明模型建得很准。如果偏差超过10%，那就要回头检查模型了。最常见的错误是叠层参数填错，特别是介质厚度用了理论值而不是压合后的实际值。另一个常见错误是过孔模型没建对，比如残桩长度填成了0，但实际板子上残桩有好几十mil。

4.3 常见报错与排查速查表

还有一个容易被忽略的问题：仿真跑完了但曲线是一条直线，阻抗值等于端口参考阻抗。这种情况通常是端口没激励起来，检查一下激励源有没有加到正确的端口上。另外，如果曲线在某个时间点之后突然变成噪声，那是时间窗口设得太短，反射波还没回来仿真就结束了。

5. 从仿真到实操的经验沉淀

5.1 叠层设计阶段的阻抗预判技巧

TDR仿真最大的价值其实不是在设计完成后验证，而是在叠层设计阶段做预判。我习惯在叠层定下来之前，先用SIwave建一个简单的走线模型，跑几条不同线宽的TDR，看看哪种线宽能落在50欧姆±5%的范围内。这个过程不需要完整的PCB文件，在SIwave里新建一个工程，手动建几层介质和铜箔，画几条不同宽度的走线，跑TDR看阻抗就行。整个过程半小时以内能搞定，但能避免后面Layout做完再改叠层的痛苦。

具体操作是：新建工程→Stackup Editor里建叠层→在Layout里画走线→设置端口→跑TDR。走线宽度从4mil到8mil扫一遍，每个宽度跑一次，记录阻抗值，然后画一条线宽-阻抗曲线，找到50欧姆对应的线宽。这个方法比用阻抗计算器更准，因为SIwave会考虑走线周围的铜皮、过孔、参考平面等实际因素，而计算器只能算理想情况。

5.2 过孔优化的几个实用手段

过孔是TDR曲线上最常见的阻抗不连续点，优化过孔能显著改善阻抗一致性。我常用的手段有这几个：

• 背钻：把过孔的残桩钻掉，残桩长度控制在10mil以内。背钻后过孔阻抗跌落能从15%降到5%以内。但背钻会增加成本，一般只在高速信号过孔上用。
• 增大反焊盘：反焊盘直径每增大4mil，过孔电容减小约10%，阻抗跌落相应减小。但反焊盘不能无限增大，否则会跟相邻过孔或铜皮冲突。
• 减小焊盘：焊盘直径从20mil减到16mil，过孔电容减小约20%。但焊盘太小会影响加工良率，一般不小于钻孔直径+8mil。
• 增加回流地孔：在信号过孔旁边加地孔，给回流电流提供就近路径，能改善过孔处的阻抗连续性。地孔距离信号过孔越近越好，一般不超过40mil。

注意：这些优化手段不是孤立的，需要综合考虑。比如增大了反焊盘，可能就要调整相邻走线的间距；加了地孔，可能就要重新规划过孔阵列的布局。建议每改一项就跑一次TDR，看效果再决定下一步。

5.3 仿真效率提升的实操经验

SIwave跑TDR仿真，效率是个绕不开的话题。一块复杂板子，如果全局加密网格，跑一整天都跑不完。我的经验是分三步走：第一步，用粗网格快速跑一遍，看整体趋势，找出阻抗异常的区域；第二步，只对异常区域加密网格，其他区域保持粗网格，重跑；第三步，如果异常区域加密后曲线还是不对，再检查模型和参数，而不是继续加密网格。

另外，SIwave支持分布式仿真，如果你有多个计算节点，可以把不同网络分配到不同节点上并行跑。对于差分对，还可以只跑其中一对，因为同一组差分对的走线环境通常相似，一对的结果能代表其他对。但这个方法有风险，如果某对差分线周围环境特殊（比如靠近板边或者有开槽），还是要单独跑。

还有一个省时间的技巧：把TDR仿真和S参数仿真结合起来。先跑S参数，看回波损耗和插入损耗，如果回波损耗在某个频点很差，说明那个频点对应的结构有问题，再针对性地跑TDR看时域波形。这样比盲目跑TDR效率高得多。

5.4 结果验证与迭代优化

仿真跑完不是终点，结果验证才是。我一般会做两件事：一是把仿真得到的TDR曲线跟理论计算对比，看趋势是否一致；二是如果有条件，拿实际板子测一条走线的TDR，跟仿真结果对比，校准模型参数。理论计算可以用简单的传输线公式估算，比如微带线的特征阻抗公式，虽然精度不高，但能判断仿真结果有没有数量级上的错误。

迭代优化的时候，不要一次改太多参数。每次只改一个参数，跑一次仿真，看曲线变化，这样才能建立参数和结果之间的因果关系。比如你觉得过孔阻抗跌落太大，先只改反焊盘尺寸，其他不动，看跌落深度变化了多少；然后再改焊盘尺寸，看变化量。这样几轮下来，你就能摸清每个参数对阻抗的影响规律，下次遇到类似问题就能直接定位。

6. 写在最后的几句实在话

TDR仿真这件事，工具只是手段，核心还是对传输线理论的理解。SIwave再强大，如果你不知道阻抗不连续点为什么会产生反射，不知道反射系数跟阻抗的关系，那跑出来的曲线你也看不懂。我建议刚入行的朋友先花点时间把传输线理论的基础打牢，搞清楚特征阻抗、反射系数、传播延迟这几个基本概念，然后再上手SIwave，会事半功倍。

另外，仿真永远不能完全替代实测。仿真能帮你快速筛选方案、定位问题，但最终板子做出来还是要测。我一般会在板子上留几条测试走线，专门用来做TDR测试，走线两端留SMA或者GSG焊盘，方便接探头。这样仿真和实测能形成闭环，模型越校越准，后面再做新项目的时候，仿真的置信度就更高了。

最后分享一个我踩过的坑：有一次跑TDR仿真，曲线一直不对，折腾了一下午，最后发现是叠层里有一层介质厚度填错了，把0.1mm填成了0.2mm。就这么一个数字，阻抗差了将近20%。所以每次建完模型，一定要回头把叠层参数逐项核对一遍，别嫌麻烦，这个时间花得值。