1. 项目缘起与方案选型：为什么是 MRAM 加 PIC18

1.1 一个真实的数据存储痛点

做过工业数据采集的朋友大概率都遇到过这个场景：设备装在配电柜里或者野外机柜中，主控每隔几秒就要把一组关键参数（比如累计流量、校准系数、故障快照）落盘保存，一旦断电，这些数据必须原封不动地读回来。传统方案无非两条路——EEPROM 或者带备用电池的 SRAM。EEPROM 的写入寿命通常在百万次量级，按每秒写一次算，几个月就能把某个扇区写废；而电池方案在高温高湿的工业环境里，三五年后电池漏液、失效的案例我见过不止一次。

MR25H40CDF 这颗料就是冲着这个痛点来的。它是 Everspin 家的 4Mbit（512KB）串行 MRAM，走标准 SPI 接口，最关键的两个指标：写入寿命近乎无限（官方给的是 10^14 次以上量级），数据保持时间 20 年以上，而且写入不需要擦除、不需要等待，字节级随机写，写一个字节和写一整页的时序开销几乎一样。这跟 Flash 那种“先擦一扇区再写”的逻辑完全是两码事。

主控这边选 PIC18F45K42，理由也很实在。它是 Microchip 8 位 PIC18 家族里带完整 MSSP（Master Synchronous Serial Port）模块的经典型号，44 引脚，32KB Flash、2KB SRAM，SPI 主机模式跑起来非常稳，而且外设独立、寄存器语义清晰，裸机驱动写起来没有 RTOS 那层抽象负担。对于“采集—存储—回读”这种确定性要求高的工业小节点，8 位机反而比跑 Linux 的方案更可控。

提示：MRAM 不是“更快的 Flash”，它的读写机制本质是磁性隧道结（MTJ）的电阻态翻转，没有浮栅电荷泄漏问题，所以既不怕写坏，也不怕放久了掉数据。理解这一点，后面很多设计取舍就顺了。

1.2 方案整体思路拆解

整个系统的数据流其实很朴素：PIC18F45K42 作为 SPI 主机，MR25H40CDF 作为 SPI 从机，主机通过命令字 + 地址 + 数据的帧格式完成读写。但真正决定项目成败的，是下面这几个设计决策：

• 接口选 SPI 而不是 I2C：MR25H40CDF 只提供 SPI 版本，而且 SPI 全双工、速率高，PIC18 的 MSSP 在 Fosc=64MHz 下 SPI 时钟可以轻松跑到 16MHz（Fosc/4），512KB 全片读一遍也就几百毫秒，I2C 在同样引脚数下根本达不到这个吞吐。
• 硬件片选 vs 软件片选：PIC18F45K42 的 MSSP 在主机模式下片选是靠普通 GPIO 手动拉低的，不是硬件自动片选。这一点很多人第一次用会踩坑，以为配好 SSPCON 就完事，结果 CS 一直悬空，读回来全是 0xFF。
• 数据组织方式：512KB 空间不小，但如果直接线性存，回读时定位效率低。我采用的是“头部元数据区 + 环形数据区”的结构，元数据区存写指针、校验和、版本号，环形区按固定长度记录滚动写入，这样既均衡了物理地址的磨损（虽然 MRAM 不怕磨损，但逻辑上便于管理），又方便断电后快速定位最新记录。

这套组合的优势在于：确定性。没有文件系统、没有擦除等待、没有垃圾回收，写一条记录的时间是可预测的，这对工业实时性要求是刚需。代价是容量有限、需要自己管理地址空间，但对于参数存储、日志快照这类场景，512KB 绰绰有余。

2. 硬件连接与 SPI 时序关键细节

2.1 引脚连接与电平匹配

MR25H40CDF 是 8 引脚 SOIC 封装，引脚定义很标准：CS（片选）、SO（从机输出）、SI（从机输入）、SCK（时钟）、VDD、VSS、以及两个 NC。跟 PIC18F45K42 对接时，我一般这样分配：

这里有个容易被忽略的点：PIC18F45K42 的 I/O 在 3.3V 供电下工作没问题，但如果你用的是 5V 系统，MR25H40CDF 的绝对最大 VDD 是 3.6V，直接接 5V 会烧。我实测过用 5V 主控加电平转换芯片（比如 TXS0108E）的方案，也能跑，但多一层转换就多一份时序延迟，SPI 速率上到 10MHz 以上时波形会变差。所以我的建议是整板统一 3.3V，省心。

2.2 SPI 模式选择：Mode 0 还是 Mode 3

MR25H40CDF 支持 SPI Mode 0（CPOL=0, CPHA=0）和 Mode 3（CPOL=1, CPHA=1）。这两个模式的区别在于时钟空闲电平和采样边沿。我一般用Mode 0，原因是 PIC18 的 MSSP 在 Mode 0 下配置最直观：CKP=0（空闲低）、CKE=0（数据在时钟上升沿采样、下降沿变化）。

配置代码大概长这样：

// SPI 主机模式初始化，Fosc/4 SSP1STATbits.CKE = 0; // 数据在上升沿采样 SSP1CON1bits.CKP = 0; // 时钟空闲低电平 SSP1CON1bits.SSPM = 0b0000; // SPI Master, Fosc/4 SSP1CON1bits.SSPEN = 1; // 使能 MSSP TRISCbits.TRISC3 = 0; // SCK 输出 TRISCbits.TRISC5 = 0; // SDO 输出 TRISCbits.TRISC4 = 1; // SDI 输入 TRISCbits.TRISC0 = 0; // CS 输出 LATCbits.LATC0 = 1; // CS 默认拉高

注意：PIC18 的 MSSP 发送和接收共用一个寄存器 SSP1BUF。写 SSP1BUF 启动一次传输，读 SSP1BUF 取回数据。如果你只发不收，也必须读一次 SSP1BUF 来清 BF 标志，否则下一次传输会卡住。这个坑我在早期项目里排查了整整一个下午。

2.3 时序参数与速率计算

MR25H40CDF 的最高 SCK 频率是 40MHz（读操作），写操作稍低一些。PIC18F45K42 在 64MHz Fosc 下，MSSP 主机模式最高是 Fosc/4 = 16MHz。这个速率对 MRAM 来说完全在舒适区，不需要额外分频。

但实际布线时要注意：SPI 是同步总线，16MHz 下如果走线超过 10cm 且没有阻抗控制，SCK 和 SI 上会出现明显的过冲和振铃。我的做法是：

• SCK 和 SI 串联 22Ω~33Ω 的源端匹配电阻，靠近主控放置；
• CS 走线尽量短，且不要和 SCK 平行长距离走；
• 如果板子空间允许，在 MRAM 的 VDD 引脚旁放 0.1uF + 1uF 两级去耦。

这些不是玄学，是实测波形对比出来的。不加匹配电阻时，16MHz 下 SI 上的过冲能到 4V 以上，虽然 MRAM 有 ESD 保护，但长期可靠性会打折。

3. 驱动实现：从命令字到环形缓冲区

3.1 MR25H40CDF 的命令集解析

这颗 MRAM 的命令字是 8 位，跟很多 SPI Flash 类似但更简洁。常用的几条：

注意 MR25H40CDF 是 4Mbit = 512KB，地址需要 19 位，所以用 3 字节地址（24 位）来传输，高 5 位忽略。这一点跟 24 系列 EEPROM 的 2 字节地址不同，写驱动时地址要按 3 字节拆。

写操作的完整帧是：CS 拉低 → 发 WREN（0x06）→ CS 拉高 → CS 拉低 → 发 WRITE（0x02）→ 发 3 字节地址 → 发数据 → CS 拉高。WREN 和 WRITE 之间必须有一次 CS 的上升沿，这是很多人漏掉的细节，导致写不进去。

3.2 底层读写函数实现

先看单字节写：

void MRAM_WriteByte(uint32_t addr, uint8_t data) { MRAM_CS_LOW(); SPI_Exchange(0x06); // WREN MRAM_CS_HIGH(); MRAM_CS_LOW(); SPI_Exchange(0x02); // WRITE SPI_Exchange((addr >> 16) & 0xFF); SPI_Exchange((addr >> 8) & 0xFF); SPI_Exchange(addr & 0xFF); SPI_Exchange(data); MRAM_CS_HIGH(); // 等待写完成，MRAM 写很快，但保险起见轮询状态 while (MRAM_IsBusy()); }

SPI_Exchange 是一个阻塞式收发函数：

uint8_t SPI_Exchange(uint8_t tx) { SSP1BUF = tx; while (!PIR3bits.SSP1IF); // 等待传输完成 PIR3bits.SSP1IF = 0; return SSP1BUF; }

读操作更简单，不需要 WREN：

uint8_t MRAM_ReadByte(uint32_t addr) { uint8_t val; MRAM_CS_LOW(); SPI_Exchange(0x03); // READ SPI_Exchange((addr >> 16) & 0xFF); SPI_Exchange((addr >> 8) & 0xFF); SPI_Exchange(addr & 0xFF); val = SPI_Exchange(0xFF); // 发 dummy 取数据 MRAM_CS_HIGH(); return val; }

实操心得：MRAM 的写完成时间极短（典型几十纳秒），但状态寄存器的 WIP 位还是会短暂置位。如果你的应用对写入延迟极度敏感，可以不等 WIP，直接连续写；但如果要保证数据落盘后再断电，建议还是轮询一下，成本很低。

3.3 环形缓冲区与元数据设计

512KB 如果按 64 字节一条记录算，能存 8192 条。我的做法是把前 4KB 划为元数据区，后面 508KB 作为环形数据区。元数据区结构：

每次写记录时，先写数据区，再更新元数据区的写指针和总数，最后更新 CRC。这样即使断电发生在写数据中途，元数据区的 CRC 还是旧的，上电后可以通过 CRC 校验判断元数据是否有效，无效则扫描数据区重建。

环形回绕的逻辑：

uint32_t NextAddr(uint32_t cur) { uint32_t next = cur + RECORD_SIZE; if (next >= DATA_END) next = DATA_START; return next; }

这个设计的好处是写入地址永远递增（回绕除外），不需要复杂的空闲块管理。MRAM 不怕写坏，所以也不需要磨损均衡，逻辑非常干净。

4. 数据完整性：CRC 校验与断电恢复

4.1 为什么必须加 CRC

工业现场电磁干扰强，SPI 总线虽然短，但 SCK 和 SI 上如果耦合进噪声，可能造成某一位翻转。MRAM 本身存储是可靠的，但传输过程不可靠。我遇到过的最隐蔽的 bug 是：读回来的校准系数某一位从 0 变成 1，导致流量计算偏差 3%，现场排查了两天才定位到是 SPI 走线太长。

所以每条记录我都加 2 字节 CRC16，元数据区也加 CRC。校验不通过就丢弃该记录，或者触发重读。

CRC16 用查表法实现，速度快：

const uint16_t crc16_table[256] = { ... }; uint16_t CRC16(const uint8_t *buf, uint16_t len) { uint16_t crc = 0xFFFF; while (len--) { crc = (crc << 8) ^ crc16_table[((crc >> 8) ^ *buf++) & 0xFF]; } return crc; }

4.2 断电恢复流程

上电后的初始化流程我固定成这几步：

1. 读元数据区魔数，判断是否首次使用；
2. 校验元数据 CRC，有效则读取写指针和总数；
3. 如果元数据无效，从数据区起始地址开始逐条扫描，找到最后一条 CRC 有效的记录，重建写指针；
4. 校验通过后，系统进入正常读写状态。

这个流程的关键在于扫描重建。因为 MRAM 写入是原子的（字节级），不会出现写一半的“脏字节”，所以扫描时只要 CRC 对得上，这条记录就是完整的。这比 Flash 方案省心太多，Flash 写一半断电会留下半擦除的扇区，恢复逻辑复杂得多。

提示：扫描重建时，建议从数据区末尾往前扫，因为最新记录大概率在尾部附近，能更快定位。如果数据区很大，可以每隔 N 条抽检一条，先粗定位再细扫。

5. 常见问题与排查实录

5.1 读回来全是 0xFF 或 0x00

这是最高频的问题，九成出在片选或模式配置上。排查顺序：

我自己的习惯是先用逻辑分析仪抓一次完整读时序，对照数据手册的时序图逐段核对。CS 拉低到第一个 SCK 边沿之间要有足够的建立时间，MRAM 要求最小 5ns，一般没问题，但如果 CS 和 SCK 同时变化就可能采错。

5.2 写入后立即读回数据不对

这个通常是 WREN 和 WRITE 之间没有 CS 上升沿，或者写完成后没有等待 WIP 清零。MRAM 虽然快，但如果你在 WIP 还没清零时就开始下一次操作，状态机会乱。解决办法就是在每次写后加一个轮询：

uint8_t MRAM_IsBusy(void) { uint8_t sr; MRAM_CS_LOW(); SPI_Exchange(0x05); // RDSR sr = SPI_Exchange(0xFF); MRAM_CS_HIGH(); return (sr & 0x01); // WIP 位 }

5.3 高速 SPI 下数据偶发错误

16MHz 下如果走线不讲究，偶发位错误很常见。除了前面说的串联匹配电阻，还可以：

• 降低 SPI 速率到 Fosc/8（8MHz）测试，如果错误消失，基本确认是信号完整性问题；
• 检查地平面是否完整，SPI 走线下方要有连续地；
• CS 线不要和 SCK 长距离并行，必要时中间加地线隔离。

我在一个电机控制项目里就遇到过：MRAM 放在板子边缘，靠近继电器驱动，每次继电器动作时读 MRAM 就有概率出错。后来把 MRAM 移到远离功率区的位置，并加了屏蔽地，问题彻底消失。所以布局阶段就要考虑干扰源。

5.4 元数据 CRC 频繁失效

如果元数据 CRC 经常校验失败，但数据区记录都正常，那大概率是元数据更新时序有问题。我的做法是元数据更新采用“先写备份区，再写主区”的双缓冲：主区 CRC 失效时自动切到备份区。这样即使更新元数据时断电，也总有一份是完整的。

6. 性能实测与优化建议

6.1 实测数据

我在 16MHz SPI 下做过一轮实测，结果如下：

这个性能对工业采集完全够用。如果换成 Fosc/4 的 16MHz 还嫌慢，可以把 Fosc 提到 64MHz（PIC18F45K42 支持），SPI 还是 Fosc/4，但系统主频高了，CRC 计算和逻辑处理会更快。

6.2 进一步优化方向

• DMA 不可用，但可以用中断：PIC18 的 MSSP 没有 DMA，但可以用 SSP1IF 中断做非阻塞传输，把 CPU 释放出来做其他事。对于高速连续采集场景，这个优化值得做。
• 批量写合并：如果多条记录连续写，可以合并成一次 CS 拉低内的连续写，减少 CS 翻转开销。MRAM 支持页内连续写，地址会自动递增。
• CRC 硬件加速：PIC18F45K42 没有硬件 CRC 模块，但可以用查表法优化，或者用半字节查表减少表大小。

实操心得：如果你的应用是“写多读少”，MRAM 的优势最明显；如果是“读多写少”，其实普通 SPI Flash 也能凑合。选型时先想清楚读写比例，别为了用 MRAM 而用 MRAM。

7. 一些踩坑后的个人体会

这个项目从选型到量产，前后折腾了小半年，有几个体会是文档里不会写的。第一，MRAM 的“无限写入”是真的，但不代表你可以无脑高频写，因为 SPI 传输本身有开销，如果每秒写几千次，瓶颈在总线和 CPU，不在存储介质。第二，PIC18 的 MSSP 在主机模式下没有硬件片选，所有片选都要自己用 GPIO 控制，写驱动时一定要把 CS 的拉低/拉高封装成宏，不然代码里到处散落 LATCbits，维护起来很痛苦。第三，元数据区的设计比数据区更重要，因为数据区坏了顶多丢一条记录，元数据坏了整个存储就找不到北了，所以元数据的冗余和校验要做得比数据区更狠。

最后分享一个调试小技巧：在 MRAM 的 CS 和 SCK 上各挂一个 LED（通过三极管驱动），写操作时能看到闪烁，虽然土，但在现场排查“到底有没有在写”这个问题时，比逻辑分析仪还直观。这个内容后续还可以扩展成双 MRAM 冗余方案，用两颗芯片做镜像存储，进一步提升可靠性，适合对数据完整性要求极高的场景。