入行电力电子这几年，SST固态变压器是少有的能让大家为“效率”两个字反复争论的话题。每当聊到拓扑选型，总会有人抛出类似的问题：隔离DC-DC级到底选DAB还是LLC？中压输入级用MMC还是级联H桥（CHB）？这两个问题看起来只是拓扑对比，但真上手做项目就会发现，背后牵涉的是软开关范围、器件应力、控制复杂度、故障冗余甚至功率密度之间的博弈。这篇文章我想把这两组对比掰开揉碎了讲清楚，同时结合我实际做过的SST样机和测试数据，聊聊哪些效率数据是“纸面上的好看”，哪些才是“工况里的真实收益”。

先说清楚一个容易混淆的点：DAB和LLC属于隔离型DC-DC变换器，通常用在SST的中间隔离级；MMC和CHB则属于AC-DC变换级，负责将中压交流电接入并整流成各级直流母线。两组对比并不在同一个层级，只是很多人讨论SST时习惯把这四个缩写放在一起，因为最终的整机拓扑往往就是从这两层中各选一个组合而成。理解了这一点，后面的效率之争才有讨论的基础。

1. SST效率之争的起点：隔离级与中压级到底在争什么

1.1 SST典型架构与效率瓶颈定位

SST固态变压器，英文全称Solid State Transformer，核心思路是用电力电子变换器和高频变压器替代传统工频变压器，实现电压变换、电气隔离、电能质量治理、功率双向流动等多种功能。传统工频变压器效率可以做到99%以上，SST要跟它比效率，先天压力就很大，所以每一级变换的损耗都必须精打细算。

典型的三级式SST架构大致是：中压交流输入级（AC-DC）先把10kV或35kV交流整成中压直流母线，然后经过隔离型DC-DC变换器降到低压直流母线，最后一级逆变器（DC-AC或DC-DC）输出给负载。第一级常用PWM整流器、CHB或MMC；第二级几乎只有两个主流候选，就是DAB和LLC谐振变换器；第三级则根据负载形式灵活选择。

效率瓶颈通常集中在两个地方：一是中压输入级，因为工作电压高、开关器件多，开关损耗和导通损耗都很可观；二是隔离DC-DC级，因为高频变压器、谐振电感、开关管的组合在宽电压范围和高频工况下，损耗控制难度最大。这也是为什么大家吵得最凶的总是DAB和LLC——这两者的损耗特性差异实在太明显了。

1.2 四组拓扑的分工：DAB/LLC与MMC/CHB其实不在同一层面

很多人第一次接触SST时会把DAB、LLC、MMC、CHB看成四个竞争对手，实际上它们各自服务于不同层级。DAB和LLC解决的是“如何高效地跨过隔离变压器把能量从高压侧送到低压侧”；MMC和CHB解决的是“如何把中压交流电高效且可靠地变成直流电”。

CHB级联H桥（Cascaded H-Bridge）由多个低压H桥单元串联构成，每个单元承担一部分中压电压，单元之间通过载波移相PWM配合，输出电压谐波小，每个H桥单元后方直接连接一个独立的隔离DC-DC变换器。这种架构天然适合SST，因为每个单元功率等级低，可以用成熟的低压SiC MOSFET器件，开关频率可以拉得比较高，磁性元件体积也能做小。

MMC模块化多电平换流器（Modular Multilevel Converter）则来自高压直流输电领域，每个桥臂由多个半桥或全桥子模块串联，依靠子模块电容的投切来合成阶梯波电压。MMC在中压SST里的角色是“替代前级PWM整流器”，优势是波形质量好、不需要大容量滤波电容、适合高压大容量场合。但它的环流控制、电容均压算法远比CHB复杂。

DAB和LLC之争也是一样：DAB双有源桥（Dual Active Bridge）通过两个全桥之间的移相角控制功率，天然支持双向流动；LLC谐振变换器依靠谐振腔的频率调节增益，峰值效率极高，但本质上更适合单向、窄电压范围场景。SST一旦要求能量双向流动，LLC就得改造，这往往是选型时的分水岭。

2. DAB与LLC：隔离DC-DC级的两条技术路线

2.1 工作机理与软开关条件的本质差异

DAB的基本结构是原边全桥、副边全桥，中间隔一个高频变压器。原边全桥输出方波电压V1，副边全桥输出方波电压V2，两者之间通过移相角φ产生电压差，变压器漏感上的电流自然就以这个移相角为变量传递功率。只要开关频率固定，通过调节移相角就能控制功率大小。DAB的软开关条件比较“大方”——原边开关管在移相角合适时可以实现ZVS（零电压开通），副边管在大部分工况下也具备ZVS条件。但问题在于，单移相控制下，当输入输出电压不匹配或者轻载时，会出现明显的回流功率，电流有效值增大，损耗上升。

LLC谐振变换器则是靠谐振电感Lr、谐振电容Cr和励磁电感Lm组成的谐振腔工作。开关频率fr与谐振频率fn之间的关系决定了变换器的增益曲线。原边开关管工作在ZVS区间，副边二极管或同步整流MOSFET工作在ZCS（零电流关断）区间，开关损耗天然极低。LLC的峰值效率能做得比DAB高，关键就在于此。但它依赖频率调节来控制输出电压，频率范围受限，轻载时为了维持输出必须把开关频率拉得非常高，或者进入burst模式（间歇发波），效率和输出纹波都不理想。

2.2 效率曲线的形状：LLC的峰值陷阱与DAB的平台优势

如果只看额定满载效率，LLC几乎是碾压DAB的。谐振变换器在谐振频率附近工作时，原边ZVS、副边ZCS、电流波形接近正弦，谐波分量小，变压器和电感的交流损耗也低，整机效率做到97%乃至更高并不稀奇。DAB的效率则在95%~96.5%之间，除非你花大力气优化移相策略和器件选型。

但把视角切换到全工况效率曲线，结论就变得微妙了。DAB的效率曲线相对平坦，从20%负载到100%负载，效率下降幅度不大；LLC则是典型的“钟形曲线”，只有在谐振频率附近那一小段效率最好，频率一旦偏离，效率就开始明显下滑。轻载10%时，DAB可能还能保持93%~94%的效率，而LLC如果没做好burst控制，掉到88%以下都很常见。

这个差异对SST很重要，因为配电变压器的负载不可能永远满载。传统工频变压器一大优势就是“不管载不载，效率都挺高”。SST想替代它，就不能只在额定点好看。很多项目在仿真阶段看LLC峰值效率高就选了LLC，实测下来发现轻载损耗超标，再想回头改DAB，周期已经来不及了。

2.3 关键指标对比：为什么不把话说死

我用一张表把DAB和LLC在SST隔离级场景下的关键指标做个对比，方便各位按项目需求对号入座：

这张表不是让你直接按分数选型，而是告诉你：这两条技术路线都有各自舒适的“工作甜区”。DAB的甜区是宽范围工况，LLC的甜区是窄范围高效率工况。SST到底选谁，首先得回答清楚“这台设备是给谁用的、电网波动多大、是否需要回馈能量”这几个问题。

3. 影响DAB/LLC效率的三个深层变量

3.1 LLC增益曲线三个区域与设计禁区

LLC的增益曲线是选型和参数设计的核心。粗略地说，横轴是归一化开关频率，纵轴是电压增益M，曲线会因品质因数Q值的不同而分成一组曲线族。设计时最需要关注的是三个区域：

第一区域是工作频率高于谐振频率的区域（fs > fr）。此时谐振腔呈感性，原边开关管可以实现ZVS，副边二极管是电流断续或临界连续，传递功率的能力随频率升高而减弱，增益M小于1。第二区域是工作频率等于谐振频率的点，这是效率最高的甜点，增益M恰好等于1（严格说取决于励磁电感与谐振电感的比值），原边ZVS、副边ZCS同时实现。第三区域是工作频率低于谐振频率但高于零电压临界频率的区域，此时原边仍然ZVS，但是副边电流会出现反向复位，增益可以大于1，适合输入电压偏低需要升压的工况。如果频率进一步降低，进入容性区域，开关管失去ZVS，开通损耗激增，甚至可能导致炸管，绝对不能碰。

实际SST隔离级里，LLC的设计难点就在于：输入母线电压有波动，输出又要稳定，增益就必须在一定范围内变化，于是工作频率会偏离谐振点。一旦偏离，效率曲线就开始下滑。很多工程师在设计时只算了额定点，忽略了电网电压±10%波动和负载变化带来的频率偏移，结果样机一上电效率数据还不错，一跑宽范围就露馅了。我的建议是，选LLC前先用增益曲线工具画出整条曲线族，把你所有可能的电压和负载点都标上去，看频率偏移范围是否可控，再做谐振参数设计。

3.2 DAB回流功率与调制策略的取舍

DAB的单移相控制（SPS）实现起来最简单，一个移相角φ就够了，但它的代价是回流功率大。简单说，在一个开关周期里，有一段时间原边电压和电流方向相反，能量从副边“回流”到原边，这部分能量不对外做功，只是在电路里来回折腾，增加了电流有效值和导通损耗，效率自然上不去。

解决思路是引入更高级的调制策略：双重移相（DPS）除了原副边之间的移相角，还能在单个全桥内部设置桥臂间的占空比差；三重移相（TPS）则把三个自由度全部放开，理论上可以找到每个工况点下的最优开关组合。优化后的DAB，回流功率能显著减小，效率可以拉近甚至追平LLC在额定点的表现。

但调制策略不是越复杂越好。三重移相的控制律推导和查表/在线优化计算量不小，DSP和FPGA的资源占用率会明显上升。而且移相策略一变，开关管电流应力、ZVS范围也跟着变，设计验证工作量翻倍。我个人的经验是：如果开关频率不高（比如50kHz以下），用SPS加上合理的变压器漏感设计已经足够；如果开关频率上到100kHz以上、且对效率要求苛刻，那就可以认真考虑DPS/TPS，用离线优化出来的参数表配合在线插值去跑，效果比较稳。

3.3 磁性元件与同步整流对效率的杠杆作用

不管选DAB还是LLC，磁性元件和整流方式对最终效率的影响可能比拓扑本身还大。LLC的谐振电感可以和变压器励磁电感集成在一起，也就是把Lr和Lm做进同一个磁芯，减少磁件数量和端子损耗。DAB则通常需要把变压器漏感“调”到一个合适值，有时候漏感不够，还得外串电感。这个漏感值直接决定移相角与传输功率之间的比例，太小了功率传不上去，太大了回流功率增加。

高频变压器的设计绕不开趋肤效应和邻近效应。工作频率到几十kHz甚至上百kHz时，普通圆铜线的交流损耗会急剧上升，必须用高频利兹线、铜箔绕组或者平面磁件。磁性材料方面，选低损耗的功率铁氧体材质，比如DMR95、3C95之类，在100kHz左右能兼顾饱和磁密和损耗。我见过不少效率翻车的SST项目，查到最后都发现不是拓扑的问题，而是变压器设计时磁密取得太高，铁损压不住了。

同步整流的问题在LLC上尤其典型。LLC副边二极管换成同步整流MOSFET之后，能省掉整流二极管的压降损耗，但这个MOSFET什么时候开、什么时候关必须精确配合副边电流过零的时机。开早了电流倒灌，开晚了体二极管先导通。常用的方案是用原边开关管的驱动信号做时序推算，或者用一个高速比较器直接检测副边MOSFET的Vds。参数没调好时，同步整流带来的增益可能还没有额外的检测和驱动损耗多，这一点必须在样机调试阶段重点盯。

4. MMC与CHB：中压接口的两种工程哲学

4.1 CHB：单元化、低压侧友好、天然适配SST

CHB级联H桥之所以在配电型SST里普及，是因为它的工程逻辑非常清晰：中压电压太高，单个开关器件扛不住，那就把电压“切开”，用N个低压H桥串联来分压。比如10kV系统在CHB里分成每相5~7个单元，每个单元母线电压只有1600V左右，这个电压等级恰好落在SiC MOSFET或IGBT舒服的区间，开关频率可以做高，驱动电路设计也简单，每个单元的隔离DC-DC还可以做成独立模组，故障时直接旁路，系统降额运行而不是整体停机。

CHB的控制核心是载波移相PWM（CPS-SPWM），单元间的均压问题天然被隔离DC-DC的输出钳位，因为每个H桥直流侧连接的是一个隔离变换器，不像MMC那样靠悬浮电容自平衡。这意味着CHB不需要做复杂的子模块电容均压排序算法，控制负担小很多。谐波方面，载波移相后等效开关频率提高到N倍，滤波电感和EMI滤波器体积都显著缩小。

CHB的代价也很直白：单元数量多，功率器件、驱动板、采样板、光纤通信的数量成倍增加，系统成本和体积降不下来。另外每个单元能量要送到低压侧，需要多个隔离DC-DC输出并联，这对DC-DC的均流控制有一定的要求。所以CHB不是灵丹妙药，但它把复杂问题拆成了“可复制的简单单元”，工程可落地性非常强。

4.2 MMC：高压侧的优雅与环流控制的代价

MMC来自高压直流输电，在高压大容量场合确实是王者。它的每个桥臂由N个子模块串联，子模块电容投切产生近似正弦波的阶梯电压，波形质量极高，几乎不需要交流滤波器。在±200kV乃至更高电压等级的直流电网里，MMC的器件利用率和整体效率都优于其他拓扑。

但在10kV/35kV配电级SST里，MMC的优势就没那么绝对了。首要问题是环流控制。MMC相间和桥臂间存在自然环流，主要是二倍频负序分量，如果不抑制，桥臂电流有效值会明显偏大，损耗和电容电压波动一起上来。抑制环流通常需要额外的环流抑制控制器（CCSC），在二倍频坐标系下用PI调节器或者直接用准比例谐振控制器。PI参数设计时，要结合桥臂电感值Larm和前向增益来整定截止频率和相位裕度。我实际调试时一般把环流抑制环的截止频率定在100~200Hz，相位裕度留45度左右，再配合一个峰值检测限幅，这样稳态和动态都能稳住。

其次，MMC的子模块电容电压均衡需要实时排序算法或基于载波冗余的均压策略。排序算法的计算量随子模块数量增长，对FPGA的资源占用不小；而且MMC在SST里要跟前级隔离DC-DC配合，驱动能量需要从子模块电容取电，启动预充电策略也比CHB麻烦。好处是MMC可以省掉前级工频变压器和大容量交流电感，在中压直挂场合占用的场地更小。

4.3 环流抑制的PI参数设计心得

恰好搜索热词里有“mmc环流抑制器的pi参数”“mmc环流抑制”这类关键词，看来很多人卡在这里。我分享一个实用的整定路线：先把环流抑制环解耦到二倍频负序旋转坐标系下，此时二倍频环流变成两个直流量，PI控制器就可以用了。电流环的PI参数可以参照整流器电流环的方法，按典型I型系统整定，先根据桥臂电感算出被控对象增益，再取希望的电流环带宽（比如桥臂谐振频率的1/10到1/5），据此算出Kp和Ki。

实际调的时候有个技巧：先用一个很小的Kp，Ki设为零，看环流波形能不能压下半截；然后再逐步加大Ki消除稳态误差。如果发现环流波形出现高频振荡，说明Kp过大或者采样滤波延迟太大，需要降低带宽。桥臂电感也不能一味加大来压环流，电感和环流抑制是互相牵制的——电感大了环流小但体积大、动态慢；全靠控制器去压环流，则电感可以减少但幅值裕度会变差，抗饱和能力也下降。我在样机上最终选的电感值，是在“不加环流控制器时环流不超过额定电流的15%”这个前提下确定的，这样控制器只做“锦上添花”，而不是硬掰。

5. 工程选型的决定性因素：效率并不总是第一位

5.1 SiC/GaN时代对拓扑收益的重塑

碳化硅MOSFET和氮化镓器件的普及，正在悄悄改写DAB与LLC的竞争格局。SiC器件本身开关损耗极低，即便硬开关损耗也不算大，这导致LLC通过谐振实现的低开关损耗优势被稀释了一部分。反过来，DAB损耗的大头往往在导通损耗和回流功率，这些并不因为用了SiC就自动消失。所以在器件升级的大背景下，DAB的相对劣势变小了，平台型效率曲线让它更容易满足全工况效率要求。

GaN器件则把频率上限推到了几百kHz甚至MHz级，这一下又对LLC有利——谐振变换器的开关频率高了，变压器和谐振元件可以做得很小，功率密度提升明显。但如果SST的总功率很大，GaN的单管电流能力还不够，多管并联的均流和封装寄生参数会非常棘手。我的判断是，在中压大功率SST场景里，SiC MOSFET依然是主流选项；GaN更可能在低压小功率模块里率先铺开。

5.2 控制复杂度、可靠性与故障冗余

效率再高，如果控制实现不稳定、故障冗余手段不够，工程上还是不敢用。MMC的环流抑制、均压排序、预充电、在线冗余替换，每一项都比CHB重得多；LLC的burst调制、三区域切换也比较容易在动态过程中踩坑。相比之下，CHB加DAB/LLC的组合是“每一级控制问题都被前人解决过无数遍”的成熟路径，控制链路清楚，故障定位也容易。

从冗余设计角度说，CHB的模块化就是最大的优点。某个H桥单元的功率器件坏了，旁路之后整机还能以降低功率的状态继续运行；MMC的子模块冗余设计在HVDC里很成熟，但到中压SST里，因为要做隔离DC-DC，MMC的每个子模块还需要额外配一套隔离电源和通信，冗余成本比CHB高不少。设备在中压配电网上运行，运维人员的水平参差不齐，越简单的拓扑越吃香，这一点往往被只看效率曲线的研究者忽略。

5.3 当前SST产品架构的主流答案：CHB+LLC组合

综合看市面上的SST样机和商业化产品，10kV/35kV配电级最常见的组合是“CHB输入级 + 多路LLC隔离DC-DC + 低压直流母线”。原因不复杂：CHB把中压拆成了多个低压单元，每个单元的直流母线电压相对稳定，LLC恰好喜欢窄范围工作，两者配合，效率可以拉到最高；而LLC的输出天然适合并联做低压直流汇集，均流控制比DAB稍微好做一些。

MMC+LLC的组合在学术文献里也不少，因为它可以做到单级AC-DC加隔离，省掉前级PWM整流，但工程上目前仍然处于示范验证阶段。真正选择DAB的场景主要有三类：需要四象限运行、能量双向流动的储能型SST；输入输出电压范围特别宽的场合；以及需要在同一套拓扑上实现多端口能量路由的应用。这三类场景里，DAB的双向特性和宽范围优势是LLC很难替代的。

6. 参考数据：不同工况下的损耗分解与效率对比

6.1 一个简单的效率测算方法

做选型对比时，我习惯先用一个简化的损耗模型把不同拓扑的总损耗估算出来，再决定要不要搭样机。模型分四块：开关管导通损耗、开关损耗、磁性元件损耗（铁耗+铜耗）、辅助电源与控制损耗。

导通损耗直接由电流有效值和器件导通电阻Rds(on)决定，开关损耗则要看硬开关还是软开关、驱动电压和米勒平台电荷。磁性损耗用Steinmetz公式估算铁耗，铜耗则通过直流铜耗乘以交流系数（ACR/DC阻值比）来近似。把这些公式放进Excel或者Matlab脚本，输入典型工况点，五分钟就能拉出效率对比趋势。我踩过的坑是：仿真模型里漏了辅助电源损耗。SST控制板、光纤通信、驱动隔离电源加在一起，几十瓦到上百瓦是常态，对大功率系统占比不高，但在轻载效率评估时能直接吃掉一两个百分点，必须算进去。

6.2 不同拓扑在不同工况下的效率参考值

以下是我在实验室测过的样机数据和查阅公开文献得到的典型数据，器件均为SiC MOSFET，供各位参考：

先声明，这个表只是典型的参考趋势，不是绝对标定值。LLC在100%负载时的效率优势非常明显，但如果把输入电压波动加大、增益要求拉宽，它的所有负载点效率可能都要往下掉1~2个百分点。DAB在轻载和中载几乎一直压着LLC打，但满载时LLC的确更猛。MMC在轻载时的表现比CHB略好，因为CHB单元多、等效导通路径长，轻载下的无效损耗占比偏高；但到了重载，两者差距缩小，而CHB因为控制简单、故障冗余好，工程上更容易被接受。

6.3 我的一些测试体会和选型建议

第一点体会：效率测试一定要按完整工况矩阵跑，不能只在额定点自嗨。我们第一次测LLC样机的时候，满载效率漂亮得让人兴奋，结果把负载降到15%再测，效率掉到90%以下，也就是前面表格里那个88.5%的来源。之后加了轻载burst调制逻辑，才勉强把轻载效率拉回91%附近，但输出电压纹波又变大了，还得加输出电容。

第二点体会：中压输入级的效率受交流电感影响非常大。CHB和MMC都需要交流侧滤波电感来抑制谐波，这个电感的铁耗在轻载时占损耗比例很高。选磁芯时不要光看额定电流下的温升，还要看低磁密下的损耗曲线，有些材料在低磁密下反而损耗占比大。

第三点体会：如果项目预算和周期允许，我最推荐的做法是先做一个小功率（比如50kW）等比缩样的原型平台，把两个候选拓扑都跑一遍同一套工况矩阵。花在对比测试上的时间，比拍脑袋选错之后再返工，不知道要省多少时间。仿真是辅助，实测数据才是选型的最终依据。

7. 从这场“效率之争”里，我更愿意记住什么

回到标题里的问题：DAB vs LLC、MMC vs CHB到底谁更胜一筹？经过这些年的开发经历，我的答案已经不再是某个确定拓扑的绝对胜出，而是“谁在自己的甜区里，谁就胜出”。LLC在窄范围、固定变比、重载高效的场景里几乎无解；DAB则在宽范围、双向流动、全工况效率平坦这几个维度上拥有先天体格优势。MMC在高压大容量的场合依然优雅，但在配电级SST的工程土地上，CHB的单元化、冗余和低控制复杂度更贴近一线运维的真实需求。

我个人在实际项目中的倾向是：传统的配电型SST，选择CHB加多路LLC的组合，去追求额定点的高效和模块化的便利；如果这台SST未来要承担储能接入、电动汽车V2G或者局域直流电网互联的任务，那我从一开始就会上DAB，不再纠结那零点几个百分点的额定效率差距。拓扑从来不是唯一答案，关键是对准自己的工况清单，把效率测试做完，再下结论。最后再分享一个上面没展开的小技巧：做DAB和LLC的样机对比时，把变压器单独做成可替换的快插结构，同一套机箱里换着测，省出来的焊接调试时间足够你多做两轮全工况实验了。