1. 从"理想"到"现实"：为什么电感线圈总是不听话

学电路的人大多有过这样的经历：在纸上算并联谐振，把电感当成纯电感L，把电容当成纯电容C，谐振频率公式一套，f=1/(2π√LC)，答案干净利落。可一旦把电路搭到面包板上，用信号源扫频一看，谐振点偏了，峰值也没那么尖锐，甚至波形还有点"塌"。这不是你算错了，而是真实电感线圈从来就不是一个理想的L。

我在带新人做谐振实验时，最常被问的一句话就是："为什么仿真里好好的，实际一测就不对？"答案往往就藏在电感线圈的寄生参数里。一个绕制出来的电感，导线有电阻，匝与匝之间有电容，磁芯还有损耗。这些在低频小信号下可以忽略的东西，一旦进入谐振分析，就会把整个电路的脾气都改掉。

这篇笔记想做的事情很明确：把"滤波电路"和"实际电感线圈下的并联谐振"这两件事串起来讲透。滤波电路是目的，并联谐振是手段，而实际电感线圈是那个让理想模型失效、却又必须面对的现实。适合正在学电路分析、准备做电源滤波或者信号调理的读者，也适合那些仿真跑通、一上板就翻车的朋友。我会从理想模型讲起，再一层层把寄生参数加进去，最后落到实际滤波电路的设计取舍上。

先说清楚一个基本立场：滤波电路的本质，是利用电抗元件对不同频率呈现不同阻抗，从而让某些频率通过、某些频率被衰减。电感对高频呈现高阻抗，电容对高频呈现低阻抗，这两者的组合就构成了各种低通、高通、带通、带阻网络。而并联谐振，恰恰是电感和电容在某个频率上"互相抵消"的现象，它在滤波电路里既是工具，也是陷阱。

提示：本文讨论的谐振与滤波均基于线性小信号分析，涉及功率电路时还需考虑大信号下的非线性与饱和问题，那是另一个话题。

2. 并联谐振的"理想剧本"到底在说什么

2.1 理想LC并联回路的阻抗峰是怎么来的

先把理想情况说清楚，不然后面加寄生参数就没有参照系。一个理想电感L和一个理想电容C并联，它们的导纳分别是1/(jωL)和jωC。并联总导纳Y = 1/(jωL) + jωC = j(ωC - 1/(ωL))。当ωC = 1/(ωL)时，总导纳为零，阻抗趋于无穷大，这就是并联谐振。

这个"阻抗无穷大"意味着什么？意味着在这个频率上，外部看进去几乎不取电流，回路内部却有大电流在L和C之间来回倒腾。能量在电感的磁场和电容的电场之间周期性地交换，外部电源只在最开始补充一点损耗。所以理想并联谐振的阻抗曲线是一个冲天的尖峰，品质因数Q无穷大，带宽为零。

实际电路里当然没有无穷大的阻抗，也没有零带宽。但这个理想模型给了我们两个关键结论：第一，谐振频率由L和C共同决定；第二，谐振时回路呈现高阻抗，这一点在滤波电路里非常有用——比如在某个干扰频率上并联一个LC回路，让它呈现高阻抗，就能阻止这个频率的电流通过。

2.2 谐振频率与品质因数的计算逻辑

谐振频率的推导很直接，令ωC = 1/(ωL)，得到ω₀ = 1/√(LC)，即f₀ = 1/(2π√LC)。这个公式大家都熟，但我想强调一点：这里的L和C都是"等效"值，实际电感的高频等效电感可能和低频标称值不一样，电容的等效串联电感也会在高频时改变它的表现。

品质因数Q的定义是谐振时回路储存能量与每周期损耗能量之比的两倍，对于并联回路，Q = R√(C/L)（R为并联等效电阻），也可以写成Q = ω₀L/R_s（R_s为串联等效电阻）。Q越高，谐振峰越尖锐，选择性越好，但带宽越窄。在滤波应用里，Q的选择是个权衡：Q太高，对元件参数漂移敏感，温度一变谐振点就偏；Q太低，滤波效果又不够。

我一般会先根据需要的带宽反推Q，再根据Q去选电感和电容的损耗水平。比如需要一个带宽为谐振频率10%的带通，那Q大约就是10，这个量级的Q用普通绕线电感加CBB电容就能做到，不需要上高Q的磁芯电感。

2.3 理想模型在什么时候开始骗人

理想模型失效的临界点，大致可以用一个经验判断：当工作频率高到寄生参数的影响超过10%时，就不能再忽略它们了。对电感来说，匝间电容通常在几皮法到几十皮法量级，当频率升到几百千赫兹以上，这个电容的容抗就降到和电感感抗可比的程度，电感的"有效电感量"开始变化，甚至在某些频率上电感自己就谐振了。

对电容来说，等效串联电感（ESL）在几纳亨量级，当频率升到兆赫兹以上，电容的阻抗不再随频率下降，反而开始上升，电容变成了"电感"。这就是为什么高频滤波要用多个不同容值的电容并联，大电容管低频，小电容管高频，各自在自己擅长的频段工作。

注意：很多初学者在仿真时用理想元件，结果和实测差很远，第一反应是"仿真软件不准"。其实软件没错，是模型太理想。把寄生参数加进去，仿真和实测的吻合度会立刻提升。

3. 实际电感线圈的寄生参数如何改写谐振曲线

3.1 绕线电阻、匝间电容与磁芯损耗的三重夹击

实际电感线圈的等效模型，至少要考虑三个寄生元素：绕线电阻R_s、匝间电容C_p、磁芯损耗R_core。绕线电阻是串联在电感上的，它直接决定了谐振时的最低阻抗和Q值上限。匝间电容是并联在电感两端的，它和电感本身构成一个自谐振，超过这个频率，电感就不再是电感了。磁芯损耗则表现为一个并联电阻，它随频率和磁通密度变化，在高频时损耗急剧增加。

把这三个加进去，电感的等效阻抗就不再是简单的jωL。在自谐振频率以下，它主要表现为感性，但已经带了一个并联的电容；在自谐振频率附近，它呈现高阻抗；超过自谐振频率，它变成容性。这个自谐振频率是电感的一个硬指标，选电感时必须知道它，否则你设计的滤波电路可能在某个频段完全失效。

我实测过一个标称100μH的工字电感，用阻抗分析仪扫出来自谐振频率大约在3MHz左右。也就是说，在3MHz以上，这个电感实际上是个电容。如果你用它做高频滤波，不仅没效果，还可能把高频噪声耦合过去。

3.2 等效电路怎么建：串联还是并联

实际电感的等效电路有两种常见画法：串联模型（R_s + jωL）和并联模型（L // R_p // C_p）。两者在数学上可以互相转换，但在不同场景下用哪个更方便，是有讲究的。

做谐振分析时，我倾向于用并联模型，因为并联谐振本身就是看并联阻抗，把电感的并联寄生电容和并联损耗电阻直接并上去，物理意义清晰。做损耗计算时，串联模型更直观，因为绕线电阻就是串联的，电流流过它产生的损耗一目了然。

转换关系是这样的：如果串联模型是R_s + jωL_s，并联模型是R_p // jωL_p，那么R_p = R_s(1 + Q²)，L_p = L_s(1 + 1/Q²)，其中Q = ωL_s/R_s。在Q较高（大于10）时，L_p ≈ L_s，R_p ≈ Q²R_s。这个近似在大多数滤波电路里够用。

3.3 自谐振频率对滤波效果的致命影响

自谐振频率（SRF）是实际电感最重要的高频参数，没有之一。它的计算公式是f_SRF = 1/(2π√(L·C_p))，其中C_p是匝间电容。注意这里的L是低频电感量，C_p是寄生电容。一个电感的SRF越高，它能有效工作的频率范围就越宽。

在滤波电路里，如果你需要的滤波频段接近或超过电感的SRF，那这个电感就不能用了。比如你要滤除10MHz的开关噪声，选了一个SRF只有5MHz的电感，那在10MHz上它已经变成电容，不仅不阻挡噪声，还可能和旁边的电容形成新的谐振，把噪声放大。

选电感的经验法则是：SRF至少是目标滤波频率的3到5倍。比如滤10MHz噪声，选SRF在30MHz以上的电感。绕线越少、匝间电容越小的电感，SRF越高。空心电感的SRF通常比磁芯电感高，但电感量做不大，适合高频小电感量的场合。

4. 滤波电路里的并联谐振：工具还是陷阱

4.1 LC并联谐振在带阻与带通中的角色

并联谐振在滤波电路里最直接的应用就是带阻滤波。把一个LC并联回路串联在信号路径上，在谐振频率处它呈现高阻抗，信号被阻挡；在其他频率处它呈现低阻抗，信号通过。这就是一个简单的带阻滤波器，也叫陷波器。

反过来，如果把LC并联回路并联在信号路径上，谐振时它呈现高阻抗，对信号分流最小，信号通过；其他频率它呈现低阻抗，把信号旁路掉。这就构成了一个带通滤波器的雏形。实际带通滤波器通常用多个LC谐振回路级联，配合阻抗匹配网络，来获得需要的带宽和矩形系数。

在电源滤波里，LC并联谐振常被用来做"陷波"，专门针对某个已知的干扰频率。比如开关电源的开关频率是100kHz，就在输出端并一个谐振在100kHz的LC回路，把开关纹波旁路掉。这个做法的前提是干扰频率稳定，如果开关频率会跳变，陷波器就跟不上了。

4.2 π型滤波与EMI滤波中的谐振隐患

π型滤波电路是EMI滤波里最常见的拓扑之一，结构是电容-电感-电容，形状像希腊字母π。它的滤波效果比单个电容或单个电感好得多，因为电容把高频噪声旁路到地，电感再把残余的高频阻挡住，第二个电容再旁路一次。

但π型滤波有一个容易被忽略的问题：电感和两个电容可能形成谐振。如果输入或输出端的阻抗不匹配，这个谐振可能被激发，在某个频率上产生增益而不是衰减。这就是为什么有些EMI滤波器在特定频率上不仅没效果，反而让噪声变大了。

避免这个问题的办法有几个：一是给电感并联一个阻尼电阻，降低谐振Q值；二是选择损耗较大的电感，让谐振峰变平；三是在设计时就用网络分析仪扫频，确认整个滤波器的传输特性没有异常峰。我一般会在电感上并一个几十欧到几百欧的电阻，具体值根据谐振频率和阻抗水平调，效果立竿见影。

4.3 数字地与模拟地之间的滤波处理

数字地和模拟地的处理是滤波电路里另一个高频踩坑点。数字电路开关时会产生大量高频噪声，如果数字地和模拟地直接连在一起，这些噪声会通过地平面耦合到模拟电路里，把微弱的模拟信号淹没。

常见的做法是在数字地和模拟地之间放一个滤波网络，比如一个磁珠加一个电容，或者一个LC并联谐振回路。磁珠在高频时呈现电阻性，把高频噪声转化成热量消耗掉；电容则把噪声旁路到地。LC并联回路则是在特定频率上呈现高阻抗，阻止噪声电流通过。

但这里有个细节：数字地和模拟地之间的滤波网络，不能随便选元件。磁珠的额定电流要够，否则大电流下磁珠饱和，滤波效果消失。电容的耐压要够，而且要用低ESL的陶瓷电容，否则高频时电容自己变成电感，滤波效果大打折扣。我见过一个案例，数字地和模拟地之间用了一个0603封装的100nF电容，结果在100MHz以上完全没效果，换成0402封装后改善明显，就是因为封装小了，ESL小了。

5. 电流采样电路输入滤波的谐振问题

5.1 采样电阻与滤波电容形成的隐性谐振

电流采样电路通常用一个采样电阻把电流转换成电压，然后在采样电阻两端加一个RC低通滤波，滤掉高频噪声。这个RC滤波看起来简单，但采样电阻的寄生电感和滤波电容可能形成谐振，在某个频率上产生振铃。

采样电阻的寄生电感通常在几纳亨量级，对于贴片电阻，这个电感在几十兆赫兹以上才开始显著。滤波电容如果是陶瓷电容，ESL也在几纳亨量级。这两个电感加上电容，可能形成一个LC谐振，谐振频率可能在几十兆赫兹。如果开关噪声的频率接近这个谐振点，采样信号上就会出现振铃，导致电流采样不准。

解决办法是在滤波电容上串联一个小电阻，降低谐振Q值。这个电阻通常在几欧到几十欧，具体值根据谐振频率和采样电阻的阻值来定。串联电阻会引入一点直流误差，但相比振铃带来的误差，这个代价是值得的。

5.2 滤波电容的选型与布局要点

电流采样电路的滤波电容选型，有几个硬指标：容值要够大，把滤波截止频率压到远低于开关频率；ESL要小，避免高频时电容失效；温度系数要好，避免温度变化导致容值漂移。

我一般用X7R或C0G材质的陶瓷电容，X7R容值大但温度稳定性一般，C0G温度稳定性好但容值做不大。对于电流采样，通常用1nF到100nF的C0G电容，配合一个几欧的串联电阻，截止频率设在开关频率的十分之一左右。

布局上，滤波电容要尽量靠近采样电阻，走线要短而粗，减少寄生电感。采样电阻的地要单独走线回到控制芯片的地，不要和功率地混在一起，否则功率地上的噪声会通过地线耦合进采样信号。

提示：电流采样滤波的串联电阻，不要用普通厚膜电阻，它的寄生电感较大。用薄膜电阻或合金电阻，寄生电感小，高频特性好。

5.3 实测振铃的排查与阻尼方案

如果你在示波器上看到采样信号有振铃，怎么排查？我的步骤是这样的：先用示波器的高带宽探头测采样电阻两端的电压，看振铃频率。然后根据振铃频率反推LC谐振的L和C，和采样电阻的寄生电感、滤波电容的ESL对比，确认是不是这个谐振。

确认之后，在滤波电容上串联一个电阻，从几欧开始试，逐步加大，直到振铃消失。注意电阻不要太大，否则滤波效果变差，采样信号的上升沿变缓，影响电流环的响应速度。一般几欧到十几欧就够了。

如果振铃频率很高，超过几十兆赫兹，那可能是探头本身的问题，或者采样电阻的布局太差。这时候要检查PCB布局，采样电阻的走线是否形成了环路，滤波电容的地是否就近打过孔。这些细节在高频下都会变成天线，把噪声耦合进来。

6. 从仿真到实测：我的调试流程与踩坑记录

6.1 先扫频再设计：网络分析仪的正确用法

我现在的习惯是，拿到一个滤波需求，先用网络分析仪扫一遍。把电感和电容的实际阻抗曲线测出来，包括它们的寄生参数，然后在仿真软件里用实测模型搭电路，扫出传输特性。这样设计出来的滤波器，一次打样的成功率比用理想模型高得多。

网络分析仪测电感时，要注意校准和夹具。夹具的寄生参数会叠加到测量结果上，尤其是测小电感时，夹具的影响可能比电感本身还大。我一般用短路-开路-负载校准，把夹具的影响校准掉，再测电感。测电容时类似，要注意夹具的ESL。

扫频时，频率范围要覆盖目标滤波频段的十倍以上，这样才能看到寄生参数的影响。比如滤100kHz噪声，扫频范围至少到10MHz，看看有没有意外的谐振峰。

6.2 面包板与PCB的差异：寄生参数的真实影响

面包板是学电路的好工具，但做滤波电路时，面包板的寄生电容和电感会严重干扰结果。面包板的插孔之间有大约2pF的寄生电容，导线有大约10nH/cm的寄生电感。在低频时这些可以忽略，但在几百千赫兹以上，它们就开始影响滤波特性了。

我做过对比实验：同一个LC低通滤波器，在面包板上测的截止频率比PCB上低了大约20%，阻带衰减也差了10dB。原因就是面包板的寄生电容和电感改变了谐振点。所以，做滤波电路调试，尽量用PCB，或者至少用洞洞板，面包板只适合做低频验证。

PCB布局时，滤波电感和电容要尽量靠近，走线要短。电感下方不要走地线，否则电感的磁场会在地线上感应涡流，增加损耗。电容的地要就近打过孔，减少地回路电感。这些细节在低频时看不出差别，在高频时就是成败的关键。

6.3 温度与磁芯饱和带来的谐振点漂移

实际电感线圈的磁芯，其磁导率随温度变化，导致电感量随温度漂移。铁氧体磁芯的磁导率温度系数大约在几百到几千ppm/°C，温度变化几十度，电感量可能变化百分之几。对于高Q的谐振电路，这个漂移足以让谐振点偏出滤波频段。

磁芯饱和是另一个问题。当电感电流超过一定值，磁芯进入饱和，电感量急剧下降，谐振点大幅偏移。在电源滤波里，如果电感的额定电流不够，负载电流一大，滤波效果就没了。我选电感时，额定电流至少是最大工作电流的1.5倍，留足余量。

温度补偿的办法，一是选温度系数小的磁芯材料，比如某些镍锌铁氧体；二是在电路里用负温度系数的电容和电感搭配，让两者的温度漂移互相抵消；三是把谐振回路的Q做低一点，降低对参数漂移的敏感度。这些办法各有取舍，具体用哪个，看应用场景的要求。

7. 几个容易被忽略的实操细节

7.1 电感绕制方式对寄生电容的影响

自己绕电感时，绕制方式直接影响匝间电容。单层密绕的匝间电容最大，因为相邻匝之间电压差大、距离近。多层绕法的匝间电容更复杂，层与层之间的电容可能更大。要降低匝间电容，可以用蜂房绕法或分段绕法，把绕组分成几段，段间留空隙，减小相邻匝的耦合。

我绕空心电感时，常用分段绕法，每段绕十几匝，段间留几毫米空隙。这样绕出来的电感，SRF比密绕的高出不少。代价是同样电感量下体积更大，但高频性能好得多。

7.2 电容的ESL与滤波频段的匹配

电容的等效串联电感ESL，决定了电容能有效工作的最高频率。一个0402封装的陶瓷电容，ESL大约在0.5nH到1nH，自谐振频率在几十兆赫兹到几百兆赫兹。一个0805封装的电容，ESL大约在1nH到2nH，自谐振频率低一些。

滤波时，要根据噪声频段选电容封装。低频噪声用大封装大容值，高频噪声用小封装小容值。多个电容并联时，要注意它们的自谐振频率不要重叠，否则可能在某个频率上形成新的谐振。我一般按十倍频程选电容，比如100nF、10nF、1nF、100pF各一个，覆盖从几百千赫兹到几百兆赫兹的频段。

7.3 接地方式对滤波效果的最终决定

接地是滤波电路里最容易被忽视、又最影响效果的因素。一个滤波电容，如果它的接地回路很长，地回路的电感就会和电容形成LC谐振，在高频时滤波效果大打折扣。正确的做法是，滤波电容的地就近打过孔到地平面，过孔要多个并联，减少地回路电感。

对于π型滤波，两个电容的地要分别就近接地，不要共用一段地线。否则两个电容的地电流会在地线上产生压降，互相干扰。电感的输入端和输出端的地也要分开，避免输入端的噪声通过地线耦合到输出端。

我见过一个案例，一个π型滤波器的两个电容共用了5mm的地线，结果在30MHz以上滤波效果完全消失。把地线分开，各自就近打过孔后，30MHz以上的衰减恢复了20dB。这个细节，在原理图上完全看不出来，只有layout时注意才行。

8. 写在最后：一些个人体会

做滤波电路这些年，我最大的体会是：理论公式给你方向，实际元件给你边界，而调试过程给你真相。并联谐振的公式很简单，但实际电感线圈的寄生参数让这个公式变得复杂。理解这些寄生参数，不是为了把计算搞复杂，而是为了知道在什么频率范围内可以忽略它们，在什么频率范围内必须面对它们。

我现在的设计流程是：先用理想模型算个大概，确定L和C的量级；然后查电感和电容的实际参数，把寄生参数加进仿真；再根据仿真结果选元件、定布局；最后打样实测，用网络分析仪扫频验证。这个流程走下来，一次成功的概率很高，即使有问题，也能快速定位是哪个寄生参数在捣乱。

滤波电路的设计，说到底是在和寄生参数做斗争。你越了解它们，就越能驾驭它们。希望这篇笔记能帮你少走一些弯路，在并联谐振和滤波电路的世界里，多一份从容，少一份意外。