9 月 22 日，Cadence宣布给自家的AI Agent 增加了全新的 RTL 生成功能。看完我觉得，称它为"EDA 版的 Codex"不为过。

这个新功能是基于原有ChipStack AI Super Agent进行的升级，据官方资料，此前这个Agent就已在能够在验证环节帮用户做 RTL 级的验证；本次升级后，不局限做验证，用户可以用自然语言把规格说明（spec）直接转换成工作环节可用的 RTL 代码，AI可以接管需求分析 、RTL 设计、PPA（功耗、性能、面积）优化的完整闭环流程。

也就是：在前端和验证环节，把需求提清楚，AI 最终就可以交付一个实际可用的设计文件。就是IC设计界的Vibe Coding。

而且具体性能也给出来了。据官方新闻稿，对比纯粹用大模型直接生成 RTL，用上他们家的 Agent 最终是可减少 24% 的面积和 18% 的功耗。

效果提升我是相信的，我写过Agent的回环迭代机制可以弥补模型能力的不足。但不得不说，Cadence 做事多少有点"雷声大、雨点小"。

首先，它说的这些AI功能至今是停留在新闻稿层面。以这次升级的功能为例，官方写明 2026 年第四季度才向少量客户开放，大规模发布就估计要到 2027 年了。至于新闻稿中提到的本田 SoC 项目实际验证，稿件里自然说得漂亮，但真实表现我也不知道啊。

再看整条赛道。EDA 界的 Codex，业内盼了不是一天两天，真落了地的屈指可数。Synopsys3 月就发布了 AgentEngineer 的 L4 级工作流，我没有实际用过，但看资料，目前最成熟的落地也在验证环节，还不能完全实现“自动驾驶”，有体验过的朋友可以在评论区分享。国内的中科麒芯立志做服务 IC 企业的 AI+EDA 全链路厂商，但缺 Cadence那种高壁垒的工程积累，目前我看到的尽是各类 IC Skills，像撒芝麻盐，香是香，不成席。其他AI+EDA创业团队数不胜数，但都仅仅是有美好的PPT展出。就连复旦微电子，作为芯片厂商，也有面向自家FPGA芯片的Agent工具，虽有点跨界，但勇气可嘉。

EDA界的Codex赛道就像一条还没见鱼的河，岸边已经挤满了钓鱼佬。

所以 Cadence 就还挺“鸡贼”的。既然"Spec to RTL"已是 EDA 厂商共识的核心场景，在大家都还没能正式落地前，就先把“我能干”的文章放出来，有点抢跑的意思。毕竟赛道太拥挤。

也不能怪 Cadence 慢。通用 Agent 更新跟下饺子似的，EDA 厂商做 Agent 只能是老牛拉车。看时间线，以 Cadence 为例：2026 年 2 月发布 ChipStack 初代，主打验证；三四个月后推出"L5 级虚拟工程师"，仍以验证为主，只是多了自主决策闭环；直到 9 月才发布主打 PPA 量化优化的 RTL 生成。大半年走三步，每步都小心翼翼。

EDA厂商的命根子是几十年攒下的工具链和工程数据，把老祖宗的家底重新编排进 Agent的流程，好比给故宫换水电，精密又繁杂。但前期漫长的工具适配一旦完成，后面也就只剩模型层面的优化了。EDA界的Codex出现只是时间问题。前面慢就慢点吧。

只是这个垂直类的Codex能走多远，我是心里打鼓的。EDA的AI化不是免费午餐：巨量的 token费、软件费、改习惯的折腾，最后都要摊到用户头上。大家会买账吗？

尤其当下，业内很多人已经在用通用 Agent 撸RTL，虽然与EDA工具适配起来较繁杂，但是体验到的是最强的AI模型和最灵活的Agent架构。这是最先进生产力的象征。

而数据更安全、EDA工具集成度的护城河看着也没那么深。开源模型已经很强，未来AI模型能力的提升也可能会抹平工具本身能力的代差。 EDA Agent 是趋势不假，但也可能变成重复造轮子，造完供起来，成了各家自己的藏经楼。EDA厂商造Agent本来就是为了抢占用户入口，进一步封闭自家软件生态。很可能最后就是楼是好楼，经是真经，MCP不开放，API不提供，最后外人完全进不去。

垂直类Agent可能不是用户的唯一选择。

EDA 界 Codex的故事，大抵会是一波三折的剧本，如今第一幕刚开，台上念的还是新闻稿的台词。当然，我这种被生活毒打过的中年人早懂了，凡是发布会上的事，先打个七折再听。雨总会下的。只是等雨真下到田里的时候，蹲在地头盼了这些年的人，说不定已经不需要种这块田了。

个人瞎扯，欢迎讨论。