画原理图这件事,说大不大说小不小。上一篇文章我聊了 Altium Designer 的工程环境和安装后的基础配置,这次直接进入正题:SchDoc,也就是 Altium Designer 里的原理图文档,到底该怎么一张一张画出来。很多人觉得原理图就是把元件拖出来、连上线就完事,真到 PCB 阶段才开始后悔——网络标号乱飞、位号没编、图纸大小没设置、编译报一堆错不知道从哪里查。这篇我会把从新建工程到输出图纸的完整流程捋一遍,把容易踩的坑和实际工作中的习惯一并写清楚,给准备上手 AD 画原理图的朋友一个可以直接照着做的参考。
1. 画原理图前,先把工程和图纸理顺
1.1 新建工程与原理图文件
先别急着打开 Libraries 面板拖元件。我见过不少新人直接在 Altium Designer 里新建一个空白 SchDoc 就开始画,画完才发现既没有工程文件,也没有对应 PCB 工程,后面想做 PCB 又得从头导一次网络表,非常被动。Altium Designer 的核心工作单位是工程(Project),一般是以.PrjPcb结尾的 PCB 工程文件,原理图(.SchDoc)、PCB(.PcbDoc)、输出文件(.OutJob)都挂在这个工程下。这样做的意义不只是文件归类,而是让编译、网络同步、BOM 导出、Gerber 输出都围绕同一套项目数据运作,而不是各画各的。
具体操作:打开软件后,点击 File → New → Project → PCB Project,先建立一个空工程,然后在工程面板里右键工程名,选择 Add New to Project → Schematic,就会生成一个默认名为 Sheet1.SchDoc 的原理图。这里我给个非常实用的建议:新建后马上 Ctrl+S 另存,文件名不要用默认的 Sheet1,而是用能看懂的命名规则。比如_Controller.SchDoc、_Power.SchDoc、_Interface.SchDoc,这样在多页图纸的项目里,别人光看文件名就能知道这一页是什么功能模块。工程文件同理,项目名 + 版本号,例如ESP32-CAM_Controller_V1.0.PrjPcb。
还有个小细节,PCB 工程里可以同时挂多张原理图,也可以挂多张 PCB。但是一个工程如果要出同一套板子,建议只放一个 PcbDoc,否则后面更新 PCB 时容易搞混到底以哪块板为准。如果你只是在做原理图仿真或学习电路,不打算画板子,也建议至少建一个工程,因为后续编译检查总要在工程环境下才完整。
1.2 图纸参数和网格设置:一开始就决定后面省不省事
很多人忽略图纸设置,直接拿默认 A4 开画。默认 A4 当然不是不能用,但对稍微大一点的电路就非常难受,元件一多整个图纸挤得密密麻麻,连网络标号都看不清,导出 PDF 要么缩放得没法看,要么打印出来断断续续。
图纸参数入口在 Design → Document Options,或者直接在原理图空白处右键 → Options → Document Options,快捷键是 D + O。在 Sheet Options 选项卡里你能看到几个关键项:Sheet Size(图纸大小)、Orientation(横向还是纵向)、Title Block(标题栏)、Grids(网格)和 Units(单位)。
图纸大小的选择逻辑其实很简单:先预估元件数量和连线密度。一般一个 10 到 30 个元件的模块电路,A4 横放足够;元件数超过 40 个或者有较多总线、大封装芯片,建议用 A3;如果是一整块电源板或接口很多的板子,一张 A3 也放不下,那宁可拆成多页,也不要强行塞进一张大图里。我实测下来的经验是,A3 横向是多页原理图最常见的配置,打印和 PDF 输出都方便,不推荐一开始就选 A2/A1,因为宽幅图纸在屏幕上查看时要来回拖拽,体验其实很差。
单位设置建议用公制:在 Document Options 里把 Unit 选为 mm,这会影响网格和后续坐标显示。虽然原理图阶段元件引脚间距一般用 mil 思考更顺手,但 AD 默认打开新图纸往往是 mil,我自己习惯在首选项里统一改成 mm,这样和 PCB 阶段保持一致,避免“这到底是 mil 还是 mm”的混乱。网格设置方面,捕获网格(Snap Grid)我一般设成 1.27mm(约 50mil),可视网格设成 2.54mm(100mil)。这样连线和放置元件时,引脚间距基本都能对齐标准 2.54mm 排针间距,画完的图纸非常整齐,而且不会出现引脚连着连着就对不齐的毛病。
标题栏(Title Block)建议顺手填好,哪怕只是填一个图纸编号和日期。这一栏会出现在打印和 PDF 输出里,也代表你的设计规范程度。AD 默认的标题栏在图纸右下角,双击就能编辑;如果你公司或学校有统一模板,后续还可以做成模板文件,省得每次新建图纸都重新填一遍。
注意:不要小看图纸大小设置。如果画到一半发现图放不下再改图纸大小,元件位置和连线一般不会丢,但是网络标号、文字注释的排列会变得很乱,重新整理的时间往往比你一开始规划多花 5 分钟要长得多。
2. 元件库:没有库就没法画图
2.1 Altium Designer 的库体系
原理图上的每一个元件都来自元件库。很多刚接触 AD 的朋友会有一个误区:以为软件自带所有元器件。实际上 AD 自带的库确实不少,但覆盖面远没有你想的那么大,尤其是国产芯片、定制器件、新型传感器,往往需要自己画库或者从网上下载。
AD 的库分为几类:原理图库(.SchLib)只包含原理图符号;PCB 库(.PcbLib)只包含封装;集成库(.IntLib)把原理图符号、PCB 封装、3D 模型、厂商链接都打包在一起,这是最推荐使用的形式。你在 Libraries 面板里搜到的官方库大部分是集成库,直接放置元件时,封装信息会一并带过去,到 PCB 阶段就不用重新指定封装了。
但这里有一个很现实的问题:网上能找到的库质量参差不齐。有些集成库的封装画得不规范,引脚编号对不上原理图符号,轻则在编译时报警告,重则出 PCB 时引脚飞线全乱。所以我个人的习惯是:重要的、核心的器件,比如 MCU、电源芯片、连接器,尽量自己建库或者从官方库中选取,不轻易用来路不明的第三方集成库;普通阻容、LED、按键这类标准件,用官方库或自己整理好的常用库就行。
如果你需要自己建库,操作也不复杂:File → New → Library → Schematic Library,打开.SchLib后,用 Tools → New Component 创建新元件,在绘图区画矩形、放引脚,每个引脚要设置 Display Name、Designator(编号)和 Electrical Type(电气类型,如 Input、Output、Passive 等)。电气类型很关键,不是说画个线就行,它直接影响后续编译检查的 ERC 结果。比如你把一个电源输出引脚标成 Input,编译时就会报 warning,虽然不致命,但排查起来很浪费时间。
热词里“cadence画原理图封装”“altium designer 元器件库”这类搜索量一直不低,其实很多人卡住的点是:把一个引脚很多的器件(比如 100 脚的 MCU)在原理图库里画成一个大方块,引脚密密麻麻,放到原理图里占地方又难看。正确做法是把引脚按功能分组,分别放到符号的两侧甚至按功能模块拆分,比如电源引脚放左边、IO 放右边、通信引脚放下边。AD 里放置引脚时按 Tab 可以连续放置,配合空格旋转、X/Y 镜像,很快就能排好一个多引脚器件。
2.2 放置元件与属性编辑
库准备好了,接下来就是往原理图里放元件。操作路径:右侧面板打开 Libraries 面板(如果没有,在面板标签栏右键勾选 Libraries),在搜索栏输入你想要的关键词,比如STM32F103C8T6、CH340、DHT11,搜索范围可以选择当前工程、已安装库或所有库。搜到以后,双击元件或者选中后点击 Place,鼠标就带着元件悬浮在图纸上,移动位置后左键放下。
放置过程中有几个快捷键必须练到肌肉记忆:
- 空格:旋转 90°
- X 键:水平镜像
- Y 键:垂直镜像
- Tab 键:放置前按下,可以弹出属性编辑窗口,提前改好位号和值
- 鼠标滚轮缩放,Ctrl+滚轮横向平移,Shift+滚轮纵向平移
这个 Tab 键非常重要。很多新手先把元件放下去,再双击改属性,也能做,但效率低一半。比如你要放 10 个 10kΩ 电阻,如果每放一个都先按 Tab 把值改成 10k,再放下一个,那很快。如果忘了改,后面还要挨个双击修改,很烦。
元件属性里需要注意的字段:
- Designator(位号):比如 R1、C2、U3,每个元件必须唯一,编译时重复位号会报错。
- Comment(值/型号):电阻填 10k,电容填 100nF,芯片填型号如 STM32F103C8T6。
- Footprint(封装):必须在原理图阶段就指定好,虽然可以等到 PCB 再改,但迟早要经历一次从原理图同步过去的流程,不如一开始就选对。比如贴片电阻是 0402、0603 还是 0805,直接影响 PCB 面积和焊接难度。
放完元件后,用 Tools → Annotate Schematics 可以自动编号。我建议在元件全部摆完、准备连线之前做一次位号重排,这样图纸上的位号是顺着从左到右、从上到下排列的,后续手动查位号、写调试文档时非常舒服。
多引脚的复杂器件还有一个技巧:在原理图里可以用 Tools → Convert → Create Sheet Symbol From Sheet 之类的功能,把一张子功能的原理图转成方块符号,然后在顶层原理图用 Sheet Symbol 调用。这个对于大型项目非常有用,相当于把原理图做成模块化嵌套。热词里“ad原理图绘制分区域”其实就是这个思路的简易版:先按功能分区画,再通过图纸入口(Power Port)或 Off-Sheet Connector 把区域连接起来。
3. 连线和网络标号:原理图真正的骨架
3.1 三种连线方式,别只用一种
元件放好了,接下来是连线。AD 里连通信号的方式有三种,各有用处,不能只靠一种打天下。
第一种是 Wire(导线),快捷键 P + W 或直接点击顶部工具栏的 Wire 图标。Wire 适合短距离、同一张图纸内元件引脚之间的连接,画起来直观,PCB 阶段的网络同步也最顺畅。Wire 画线时有个小技巧:单击起点,移动鼠标,AD 会自动以 45° 或 90° 折线方式走线,你只管在转弯处单击、在终点双击即可。如果不想自动拐弯,可以在 Preferences → Schematic → Graphical Editing 里调整 Line Style。
第二种是 Net Label(网络标号),快捷键 P + N。Net Label 的作用是给某一段导线或引脚起一个名字,比如3V3、GND、MCU_TX、SPI_SCK。相同名字的网络在电气上是连通的,即使物理上没有任何导线相连。这才是多页原理图和数据并行设计的核心手段。放置 Net Label 时要注意,必须把文字放到引脚端点或导线上,放置处会出现一个红色 X 标记,代表已经连接上了。如果只是放在空白处,编译时会提醒 floating label,等于没连。
第三种是 Power Port(电源符号),快捷键 P + O,常用来放 VCC、GND、3V3 这类电源网络。电源符号本质也是 Net Label,但它有图形化的表示,一眼就能看出来电源去哪了。GND 符号在 AD 里有好几种样式:Power Ground、Signal Ground、Earth Ground、Chassis Ground 等,不同地之间在原理图里是不同网络名,到了 PCB 才可能通过 0Ω 电阻或磁珠单点连接。画数电、单片机电路时,我强烈建议模拟地、数字地、功率地分开命名,比如AGND、DGND、PGND,而不是一律叫 GND,不然 PCB 阶段想分割地平面都无从下手。
这三种方式怎么配合使用?我的习惯是:同页内距离近、逻辑关系直接的信号,用 Wire 硬连;距离远、跨模块、跨页的,用 Net Label;电源和地用 Power Port。千万不要一张图里只用 Net Label 不用 Wire,那样虽然电气上没错,但看图的人会非常痛苦,因为满屏都是标签,阅读体验很差。反过来,跨页连接用 Wire 硬拉线也是大忌,一张 A3 图纸从左上角拉到右下角就为了一个信号,这种原理图拿到手里谁都不想看。
3.2 多页图纸、总线和跨参考引用
当电路规模变大,一张图放不下,就必须拆页。拆页之后页与页之间的信号连接,AD 里有三种方式:Off-Sheet Connector(跨页连接符)、Net Label + 全局网络名、Sheet Symbol 的 Port。
我个人最推荐的是 Off-Sheet Connector(快捷键 P + O 可以调,或者 Place → Off-Sheet Connector)。它的作用是在当前页放置一个带箭头的连接符,并命名,比如SPI_MOSI。在另一页也放置同样命名的 Off-Sheet Connector,两者在编译时会被认为是同一网络。和 Net Label 相比,Off-Sheet Connector 更醒目,而且 AD 的 Cross Probe 功能可以让你点击跨页连接符直接跳转到另一页对应位置,这在查连接时简直救命。
总线(Bus)也是原理图里绕不开的东西。比如单片机的一组 IO 口要连到 LCD 的 DB0~DB15,一根一根连太累,这时候就可以用总线。放置方法:Place → Bus(快捷键 P + B),先画一条粗线,然后通过 Net Label 给总线命名,比如DB[0..15],再在各个引脚上单独放置DB0、DB1……的网络标号。需要注意的是,总线的 Net Label 必须带方括号和范围,DB[0..15]表示 0 到 15,AD 编译时会自动匹配引脚上的DB0、DB1等。这个功能用熟了,画数据总线、地址总线效率翻倍。
还有一个 AD 近几个版本越来越强的功能是 Cross Reference(交叉参考)。它主要用在多页原理图里,当某个网络或者元件在不同页面被引用时,AD 能在旁边自动标注“此信号还出现在 Sheet 3 的位置 B4”这样的信息。搜索热词里有“ad24 原理图 cross ref”,这个功能在 AD24 里确实增强了不少,具体开启位置在 Project Options 的 Cross References 选项卡里,生成后在原理图中每个网络名旁边会有类似[Sheet3-B4]的文字,对多页项目的维护来说非常实用。我建议画到第三页以上的项目,最好开启这个功能,不然查交叉连接只能靠肉眼看。
3.3 移动元件与连接断开的坑
这个标题我相信很多人搜过:“ad原理图移元件断开连接”。确实,在 AD 里直接拖动元件,连到引脚上的导线往往会断掉,或者被拉着一起走,表现很不稳定。有人以为是自己操作问题,其实这是 AD 的行为模式设计。
关键在于拖动方式:直接拖动元件(鼠标左键按住元件本体不放)移动的是元件位置,导线默认不变,所以会断开;而用 Ctrl + 拖动(按住 Ctrl 同时拖动元件),AD 会进入“移动元件并保持连线”的模式,连在元件上的 Wire 会跟着一起拉伸,Net Label 也会整体移动。如果画完了再调整布局,务必使用 Ctrl + 拖动,否则你后面接线的工程量会瞬间翻倍。
还有一个相关设置:Preferences → Schematic → Graphical Editing → Always Drag(始终拖动)。勾选这个选项后,所有普通拖动也都会保持连线,从根上避免误操作。但对于大图纸来说,保持连线拖动会比较卡,所以我是按项目情况临时切换的。
至于连线的对齐问题,放置元件时就该尽量让引脚对齐同一水平或垂直线上。AD 的 Align(快捷键 A)菜单里有一堆工具:Align Left、Align Right、Align Top、Align Bottom、Distribute Horizontally/Vertically 等。连续放 8 个电阻,全部选中,然后 A + D + H 水平等距分布,再 A + T 顶对齐,一瞬间就能排得整整齐齐,比手动一个个拖省时间多了。这种整理工作虽然不影响电气连接,但是影响你后续检查原理图的效率——图越整齐,越容易发现问题。
4. 编译检查与错误排查
4.1 工程编译和 ERC 规则设置
原理图画完不等于结束,必须编译检查。在工程面板右键工程名,选择 Compile PCB Project,或者用快捷键 C + C + C,AD 会扫描整个工程,把发现的问题列在 Messages 面板里。这个过程做的是电气规则检查(ERC),比如引脚没接、位号重复、单端网络、电源短路等等。
刚接触 AD 的人常犯一个错误:看到 Messages 面板里几十条 Warning 就当没看见,直接往下做。这样做不是不可以,但累积到 PCB 阶段,轻则网络对不上,重则芯片烧掉。我建议从第一张原理图开始就养成“错误必须清零,告警尽量清零”的习惯。
如果告警明显不合理,可能不是你的电路有问题,而是 ERC 规则设置太严格。打开 Project → Project Options → Error Reporting,你会看到一大串检查项,每一项都有 Report Mode,分为 Ignore、Warning、Error、Fatal Error 几档。比如“Unconnected Passive Pin”(未连接的无源引脚)默认是 Warning,很多排阻、连接器未使用的引脚都会触发,这个可以改为 Ignore;但“Duplicate Designators”(重复位号)一定是 Error,绝不能改。
还有一个同学们经常问的 “ad原理图编译设置”,就是用这个界面。我建议在 Project Options 里不只是看 Error Reporting,还要看 Connection Matrix 选项卡。里面是一个表格,定义了引脚电气类型之间连接时是否报错。比如 Power 引脚和 Power 引脚连接,默认是 Error,因为两个电源输出直接连在一起通常意味着短路;Input 引脚和 Output 引脚连接就是绿色不报错。如果你画的是某些特殊电路,比如双电源芯片的两个输出脚需要并联,那这里可以单独把该网络跳过检查,但我还是建议尽量不修改全局矩阵,局部问题局部处理。
编译之后,如果网络名有误,比如某个 Net Label 打错一个字母,其实编译检查不一定能发现,它只能告诉你有没有“单端网络”(一个网络只连了一个引脚)。所以要真正确认连接是否正确,最好配合交互式浏览:按住 Ctrl 点击一个网络,AD 会高亮整个网络的所有连接点,高亮无断裂,才说明连接是通的。
4.2 常见编译错误速查
我把这些年画原理图常碰到的编译问题整理成一个表,基本上你能遇到的大概率都在里面:
| 提示信息 | 常见原因 | 解决办法 |
|---|---|---|
| Duplicate Designators | 两个元件位号相同 | Tools → Annotate Schematics,重新编号 |
| Floating Net Label | Net Label 放到空白处,没连到引脚或导线 | 把 Net Label 移到引脚或导线上,出现红色 X 标记 |
| Unconnected Pin | 引脚没有连接任何网络 | 手动连线或放置 Net Label,未用的引脚可放置 No ERC 标记 |
| Single Ended Net | 网络只有一个端点,另一端悬空 | 检查对应 Net Label 或 Off-Sheet Connector 是否在另一页存在 |
| Net has multiple names | 同一根线上放了两个不同的 Net Label | 删除多余 Net Label,只保留一个 |
| Off Sheet Connector mismatch | 跨页连接符名字不匹配,或只有一端 | 检查所有页面的 Off-Sheet Connector,保证成对出现 |
| Unknown Pin | 原理图库引脚号与 PCB 封装焊盘号不一致 | 比对 SchLib 与 PcbLib 引脚编号,修正后重新编译 |
| Out of Date Off Sheet | 跨页连接符引用的网络没更新 | 重新编译工程,刷新缓存 |
这里我特别提一下 No ERC 标记:Place → Directives → No ERC(快捷键 P + V + N)。当你确实有一个引脚故意不连接,比如某个芯片的测试脚、空脚,直接在引脚上放一个 No ERC 标记,编译就不会报 Unconnected 了。这比把 ERC 规则全局改为 Ignore 更精准,因为一旦以后你改了电路需要用到这个引脚,No ERC 标记也会提醒你“这里当初是故意不接的”。
另外,如果是多页原理图,编译时报错经常指向“另一张纸上的东西”,比如 Off-Sheet Connector 在 Sheet1 和 Sheet3 都存在但命名不一致。这种问题肉眼不好找,可以在 Messages 面板里双击错误条目,AD 会自动跳转到出问题的地方;对于跨页网络,还可以用 Project → Compile → Compile All 后,在 Navigator 面板里看到所有网络的完整导航树,逐条检查信号路径。
我踩过最狠的一次坑是某次画电源板,5V 和 3V3 都是通过 Off-Sheet Connector 连接的,但有一页里我把 3V3 打成了 3.3V,编译没报错,因为那个网络恰好只连了一个去耦电容的引脚,构成不了单端网络警报条件。直到 PCB 回来上电测试发现某芯片没供电,才顺着原理图一行一行找出来。从那以后我养成一个习惯:凡是电源网络,在编译后一定会用 Ctrl 点击网络名,把所有连接点肉眼过一遍。
5. 收尾输出与日常维护
5.1 导出 PDF 和打印
原理图画完,编译通过,接下来就是输出图纸给别人看或归档。AD 里导出 PDF 用的是 File → Smart PDF,向导式操作。但“ad20导出原理图pdf只有部分区域”这个问题我见过很多人问,其实就是导出范围没选对。
Smart PDF 向导走到一半,会让你选择导出范围,有 Current Document(当前文档)、All Documents、Project 等选项。如果你选的是 Current Document,默认是以当前视图缩放区域作为导出范围,有时候你之前在某个元件上放大过,导出出来就是一大块局部图而不是整页。解决方法:在原理图里先按 V + D(适应整个文档)把视图缩放到全页,再执行 Smart PDF,并且导出范围选 Current Document 或者 All Documents,同时把 Font 嵌入勾选上,这样 PDF 里中文和特殊字符不会乱码。另外纸张大小选择那里,可以直接沿用文档设置,不要手动选一个更小的纸张,否则图会被自动裁剪,看起来像“只导出了一部分”。
打印同理,File → Print,在页面设置里选 Fit to Page,不然也是按当前视图打。
5.2 缓存清理与文件备份
AD 用久了会越来越卡,很多人搜“altium designer如何清理缓存”,其实 AD 的临时文件和历史记录确实会积累不少垃圾。AD 默认会在系统用户目录下的AppData\Local\Altium\和AppData\Roaming\Altium\里存放缓存、历史工程、临时文件。清理方法是关闭 AD,然后删掉这两个目录下对应版本的 Cache 和 History 文件夹中的旧文件。注意:只删缓存目录里以.tmp、.~开头的临时文件,别把整个文档历史删了,否则你想回滚旧版本就没了。
我更推荐的方式是让 AD 自动备份。在 Preferences → Project Options → Options 里可以设置自动备份的数量和间隔,默认是每 30 分钟备份一次,保留 5 个版本。我习惯把间隔调到 15 分钟,保留 10 个版本,代价是工程文件夹里多占一点空间,但换来的是安全感。尤其是画那种几百个元件的板子,一个误操作导致连线全乱,没有备份就只能哭。
文件命名和归档也是工程素养的一部分。我见过有人把_最终版.SchDoc、_最终版2.SchDoc、_真最终版.SchDoc这种文件放一堆,最后自己都分不清哪张是对的。我的做法是:每个迭代版本用日期 + 版本号来命名,例如_V1.0_20250115.SchDoc,并且做完一次重大改动后,把旧版本移到History文件夹,工程目录下永远只保留当前版本。这样不管过多久回头来看,都能快速定位到应该用的文件。
5.3 提升效率的几个插件级小习惯
最后分享几个提升画图效率的小习惯,都是平时累积下来的:
第一,标题栏模板一定要做。AD 支持模板文件(.SchDot),在 Document Options 里设置好标题栏格式、公司名称、图纸编号规则,然后 File → Save Template,下次新建原理图时可以一键套用。如果你经常做多个项目,这个模板能帮你省下大量重复填写信息的时间,而且图纸风格统一,看起来专业得多。
第二,快捷键自定义。Preferences → System → Customize 里可以改快捷键。我改过几个常用的:把 Compile 改成 C + C,把 Annotate 改成 T + A + A,把十字光标大小改成 100%。这些改动因人而异,但核心思想是找到你自己最顺手的组合,不要每次都用鼠标点菜单。鼠标操作在 AD 里的效率真不如键盘快捷键。
第三,原理图调色板。AD 的原理图底色默认是白色,有人喜欢黑色,可以在 Preferences → Schematic 里改画布颜色。但我不建议用花哨的颜色画网络,比如把 3V3 全涂成红色之类的。AD 的原理图颜色主要用于打印和屏幕阅读,公司或学校如果统一要求打印成黑白,那你涂再多彩也没用。我一般保持默认黑白,只对重要的直流电源网络用颜色区分一下,方便屏幕浏览时快速定位。
第四,学会用交叉选择模式。在 AD 里按 Tools → Cross Select Mode,然后在原理图里选中几个元件,PCB 里对应元件也会被高亮。这个功能在布线阶段调位置时特别有用,但前提是原理图阶段的位号和封装都清清楚楚,否则交叉选择会选到一堆乱码。
说实话,原理图绘制本身没有太多高深技术,真正拉开差距的是流程规范和对工具的掌控程度。一个用 AD 画了十年原理图的人和一个刚入门的人,画出来的图最明显的区别不是技巧,而是图纸的整洁度、网络命名的严谨度、编译告警的处理态度。这些东西没有捷径,只有一个图一个图地积累。希望这篇里提到的那些设置和习惯,能让你在第一张原理图时就少走一些弯路。等连接器、电源、单片机这类常用模块都画熟以后,你会发现 AD 真正费时间的不是画图,而是画图之前对电路的理解和规划。