拓十年匠心定制 · 商业建站与技术教学双线并行 咨询热线:400-886-1026 service@lmnt.cn
ARTICLE DETAIL

资讯详情

深耕网站建设与运营推广的一线实战洞察。

DrMOS电路仿真实战:从寄生参数提取到振铃与损耗优化

DrMOS电路仿真实战:从寄生参数提取到振铃与损耗优化 做电源设计这些年我越来越离不开DrMOS电路仿真。刚入行那会儿总觉得自己算得出损耗、定得了参数打板回来再测就行直到有一次做一个大电流BUCK板子回来后SW节点振铃大到驱动芯片都发烫才意识到靠公式手算根本预判不了高频功率回路的真实行为。从那以后我养成了先仿真再投板的习惯尤其是DrMOS这种把驱动器和功率管封装在一起的功率级方案仿真做得好不好直接决定你是在电脑前多花两天还是在实验室里多折腾两周。这篇内容不打算重复Datasheet里已经写烂的东西而是从实际工程项目出发把DrMOS电路仿真里最容易被忽视、最影响结果准确性的环节拆开讲清楚从模型怎么建、寄生参数从哪来到怎么跑一次完整的BUCK仿真、怎么看振铃、怎么解决不收敛再到怎么把仿真结果翻译成PCB改板动作。适合正在做服务器电源、GPU板卡供电、通信设备供电或者刚接触DrMOS方案想把仿真流程规范起来的朋友。1. 先搞清楚DrMOS的集成逻辑和仿真真正要解决什么1.1 把驱动器和功率管塞进同一个封装换来了什么DrMOS这个名字是Driver MOSFET的缩写就是把上管、下管和驱动IC封装在一个模块里。早期方案是分开的一颗PWM控制器负责逻辑两颗分立MOSFET负责开关外加一颗驱动器处理栅极信号。分立方案的痛点在于驱动器和功率管之间的走线电感会给高速开关带来严重振铃上管的源极和下管的漏极之间那段连接阻抗也是效率的隐形杀手。DrMOS把这些都塞进一个封装之后外部要处理的只剩输入电容、输出电感和输出电容这些大件。内部高速开关回路被压缩到毫米级栅极回路也被厂商调好了这让频率可以轻松做到1MHz以上同时保持干净的开关波形。我最早接触到的DrMOS方案是用于CPU供电的那个应用场景对瞬态响应要求极高一个8相甚至12相并联的BUCK阵列每一相比传统分立方案都能省下不少损耗。1.2 仿真在DrMOS项目里到底扮演什么角色做仿真不是给自己找心理安慰是为了在投板之前就把电性能风险拦下来。DrMOS本身已经把低压侧开关、高压侧开关、驱动器封装在一起这带来了优势也带来了一个麻烦你没办法像分立方案那样在PCB上调整驱动器到栅极的走线因为那是封装内部的事情。你唯一能调整的是PCB功率环路的布局、输入去耦电容的摆放、输出电感的选型、死区时间和开关频率这些参数。所以DrMOS电路仿真要做的事情很明确在既定封装和驱动策略下评估外部电路参数对开关波形、损耗、效率、EMI和热应力的影响。它的精度取决于三件事——模型是否接近真实器件、寄生参数是否提取准确、仿真设置是否合理。这三件事里任何一件做得粗糙结果就只能当参考不能当依据。1.3 手算够用了的想法为什么在DrMOS上站不住手算适合做什么适合在方案评估阶段估算稳态效率把导通损耗、开关损耗粗略加一加。但DrMOS的真正难点从来不在稳态而在开关瞬间。举个例子一个12V输入、1.2V输出的大电流BUCK开关管的di/dt在1ns内可能冲到10A/ns甚至更高。这个电流变化率作用在任何一个微小的寄生电感上都会产生一个不可忽略的电压尖峰。假设功率回路的寄生电感是0.5nHdi/dt是5A/ns那么L*dI/dt就是2.5V的尖峰。如果寄生电感是2nH尖峰就能到10V叠加到输入电压上就是22V的应力。手算可以用公式估算一个大概的尖峰但你算不精确因为你不知道准确的寄生电感是多少也不知道Coss和回路的LC谐振在什么频率。而仿真的价值就在于它能帮你把这些因素统一放进去看最终结果。你可以看到SW节点在开通瞬间振多高、振铃频率是多少可以算出在这个回路参数下上升沿有没有超过驱动IC的耐受范围。这些问题只有开关级仿真能回答行为级模型和手算都做不到。2. 模型层次和寄生参数决定仿真结果可信度的关键2.1 行为级模型、器件级模型各自用在哪个阶段DrMOS仿真里第一个要做的选择题是用什么粒度的模型。我发现很多人的问题不是不会建模型而是不分场景乱用模型导致结果要么算得太粗没参考价值要么算得太细慢到跑不动。行为级模型平均模型或大信号开关模型把DrMOS看成一个理想开关加一些损耗参数不关注开关暂态细节。这种模型适合系统级仿真和环路稳定性分析比如用Simulink搭一个带数字控制器的多相BUCK系统看瞬态响应和环路带宽。它的优势是速度快、拟合控制环路很方便但它完全不能用来分析SW节点振铃和开关应力——因为里面就没有寄生电感也没有Coss的非线性。器件级模型也叫开关级模型则是把每个功率管用SPICE子电路描述出来包含栅极电容、体二极管、反向恢复电荷、非线性输出电容以及封装引脚电感。DrMOS厂商通常会提供加密的开关级模型这些模型能比较准确地反映开关暂态过程中的电流电压变化。如果你要做损耗量化、振铃分析、死区优化必须用这种模型。我的习惯是两套模型都备着环路设计用行为级由SIMPLIS或Simulink承担开关应力、损耗、振铃分析用器件级放在LTspice或PSpice里跑。各干各的效率最高。2.2 寄生电感电容从哪里来封装、PCB、去耦路径寄生参数是DrMOS仿真误差的最大来源没有之一。很多人在仿真里直接把电源看成理想电压源把电容看成理想电容跑出来的波形当然漂亮但和实测差了十万八千里。先说封装内部。DrMOS封装内部每个引脚都有绑线或夹片连接这部分电感通常在0.1nH到0.5nH的量级。厂商模型一般已经把这些包含进去了所以我的建议是能用厂商模型就不要自建模型你自己在PCB走线上预估的误差比封装内部要大得多。真正需要你手动提取的是PCB寄生。功率回路上的关键节点包括输入去耦电容到DrMOS的VIN引脚、PGND引脚到输出电容的GND、SW节点经过输出电感再到输出电容。这一整条回路的面积越小寄生电感越小。工程上有个粗略估算值PCB表面上1mm长的走线大约有0.3nH到1nH的电感取决于线宽和回流路径的靠近程度。也就是说如果你让去耦电容离DrMOS的VIN引脚远了两三毫米回路里就多出大约1nH开关尖峰会明显变大。过孔也是寄生大户。一个普通的0.3mm过孔垂直方向电感大约0.5nH到1nH。大电流设计里为了散热会打很多过孔但如果它们在功率回路的关键路径上也是要计入的。2.3 用什么工具提取寄生参数提取寄生参数有两条路线。一条是靠经验估算在仿真原理图里给特定节点手动加一小段电感比如1nH、0.5nH观察它对波形的影响。这种方式快但不精确适合在项目早期做风险评估。另一条是场仿真用ANSYS Q3D或HFSS提取PCB的寄生参数。把PCB版图导进去设置好电源和地平面软件会算出关键回路的电感电阻。HFSS本身是电磁场仿真工具很多电磁干扰分析也用它在做比如提取SW节点的电压源模型然后做近场辐射评估。这条路线更精确但对工程师的电磁场基础和软件操作要求高一些适合在高密度大电流设计里用因为那种项目已经不允许靠估算来承担风险了。我自己的实操是大多数项目走第一条路线仿真里给功率回路串联一个0.5nH左右的寄生电感把输入电解电容等效串联电感和MLCC的安装电感也算上。然后和实测SW振铃频率比对如果偏差超过20%就回过头调寄生值。2.4 不同仿真工具到底该怎么选这里把网上经常提到的几个工具放在一起对比一下免得大家走弯路。工具定位适合做什么不适合做什么SIMPLIS/SIMETRIX电源专用仿真环路稳定性、大信号暂态、开关频率高、自动周期稳态电磁场、封装内细节ESDLTspice通用SPICE开关级BUCK/BOOST仿真、振铃分析、损耗估算环路波特图不直观需要加探头技巧PSpice通用SPICE工业级设计验证、温漂扫描、蒙特卡洛文档繁琐模型加密兼容差ANSYS HFSS/Q3D场仿真寄生提取、EMI/EMC评估、天线效应直接用来看电路波形慢Simulink系统级建模数字控制算法、多相均流策略、状态空间建模器件开关细节SiC/GaN暂态需额外工具箱Multisim教学工具低频模拟电路入门、基础BUCK演示高速电源功率级仿真模型不够细Falstad / Wokwi在线演示教学演示、概念验证、业余DIY仿真真正的DrMOS功率级和寄生分析完全不行这几个工具里真正的功率级主力是LTspice和SIMPLIS。LTspice免费、元件模型生态好适合工程师自己折腾SIMPLIS收敛快适合做系统级环路和批处理扫描缺点是授权不便宜。HFSS、Q3D属于进阶选择是在你的设计进入3D空间阶段才需要的。3. 从零跑通一个DrMOS BUCK仿真建模、参数设置和收敛排查3.1 第一步厂商模型还是自建模型跑DrMOS仿真最省心的方式是去芯片厂商官网下载加密SPICE模型。这些模型通常直接给好了引脚定义里面包含了完整的驱动器逻辑和功率管参数。打开模型文件你会看到一堆受控源和子电路加密的部分看不到真实参数但这不重要你要的是行为上的正确而不是内部原理的透明。如果厂商不提供模型或者你自己在做一个兼容替代方案的预研那就需要自建模型。自建模型分两步走先把两个功率管用Datasheet上的主要参数建模包括Vgs(th)、栅极电荷Qg、输出电容Coss随Vds变化的曲线拟合、体二极管反向恢复参数再把驱动器简化成一个带传播延迟的缓冲器用压控电压源模拟图腾柱输出加上栅极电阻。自建模型有个好处——你可以控制复杂度。比如在早期架构评估阶段驱动器内部我根本不管只用一个理想脉冲源加RC延迟等效等到要精确计算死区损耗时再把驱动器的上升下降时间和输出阻抗加进去。3.2 关键参数配置从仿真目标倒推设置项搭建一个典型的DrMOS BUCK仿真以12V输入、1.0V输出、30A负载为例参数可以这样设置开关频率1MHz其实DrMOS方案很多跑到1.2MHz甚至2MHz输出电感选220nH到470nH之间决定电流纹波大小。30A负载时20%的纹波大约6A取L330nH纹波电流按(Vin-Vout)D/(Lfsw)算大约0.9A有点小但DrMOS的动态响应要求通常很高电感小一点响应快。输出电容选4到8颗22uF的MLCC等效电容值需要按直流偏压降额后计算。死区时间先在30ns附近设一个初值后面专门做扫描。驱动电压DrMOS内部的驱动器一般接受3.3V或5V的PWM输入驱动电压由内部LDO产生这个不需要额外设置。仿真目标不同外围建模的粗细也不同。如果主要看效率那就要精确建模电感直流电阻和磁芯损耗、输入电容的等效串联电阻ESR、每个输出电容的ESR。如果主要看SW振铃那重点就放在功率回路的寄生电感和Coss的互感模型上输出电容的ESR倒不是重点。3.3 仿真波形看什么别只盯着输出电压很多人跑完BUCK仿真就看一眼输出电压波形稳定然后觉得完事了。这是典型的做法但恰恰是DrMOS仿真里最没价值的输出。你真正要打开并仔细看的是这几个波形SW节点对PGND的电压波形看开通瞬间的过冲和振铃。振铃频率一般落在50MHz到300MHz之间如果超过300MHz应怀疑寄生提取太小或者模型里缺少封装电感。电感电流波形看纹波是否在设计范围内有没有在负载瞬态时出现电流反灌。输入电容的纹波电流这个用电流探针挂到输入电容支路上看能否看到很大的高频成分这关系到输入电容的发热和寿命。每个功率管的瞬时功耗把Vds和Id相乘再积分得到每个周期的开关损耗。DrMOS内部上管的Vgs你没法直接观察但可以通过仿真探针看内部节点电压波形确认死区时间内有没有出现直通风险。3.4 仿真不收敛、波形发散怎么处理LTspice跑DrMOS仿真最常见的失败现象是仿真开头还行跑了几十微秒后波形突然炸开或者直接报Time step too small让你怀疑是不是原理图画错了。结合我自己的排错经历不收敛通常有四个原因第一个是初始条件问题。功率级的输出电容和电感在启动瞬间需要充放电仿真器如果没找到初始工作点就可能在启动阶段反复震荡。解决方法是给仿真加uic参数Skip initial operating point solution或者在电感上串联一个很小的阻尼电阻让初始电流缓慢建立。第二个是时间步长设置不当。仿真器默认的最大步长可能太大导致在开关沿上的采样点不够产生数值振荡。把最大步长设为开关周期的1/100比如1MHz频率就设最大步长1ns再往下可以设到0.5ns这样虽然慢但能避免很多伪波形。第三个是器件模型太理想。比如用一个理想开关加一个1pF电容开关瞬间会产生无限大的di/dt导致数值崩溃。给每个开关器件加一个很小的串联电阻和并联阻尼电容可以显著改善收敛性。第四个是寄生元件的谐振品质因数太高。当我加了一个很小的寄生电感和一个很小的电容产生谐振时Q值高得吓人仿真器会不断缩小时间步长试图追踪振铃结果步长越来越小最后停止。这种情况可以在谐振支路上故意加一点阻尼电阻比如0.1Ω虽然会略微改变振铃幅度但能换来仿真稳定实际影响很小。3.5 热降额怎么在仿真里体现DrMOS常见的封装底下有导热焊盘热量最终通过PCB和风冷带走。仿真是电仿真直接算温度不太现实但我通常会把电仿真结果和热阻模型结合来做热估算。具体做法是用仿真得到上管和下管的平均功耗然后查Datasheet里的结到环境热阻用功耗乘以热阻得到温升。如果结温超过125°C那就要回来看频率是不是太高、死区是不是太差、电感纹波是不是太大。更高级的做法是搭建一个RC热网络模型把结到壳的热阻拆成多个RC环节让功耗以电流源形式注入用电压代表温度。这种模型虽然不能直接替代CFD热仿真但在系统级评估里已经够用而且不会拖慢仿真速度。4. SW节点振铃和损耗量化把仿真波形翻译成PCB动作4.1 振铃到底是怎么来的又该怎么压SW节点振铃是DrMOS仿真里最值得关注的信号。它的产生机理是上管开通瞬间电流流过功率回路在寄生电感上产生感应电压这个电压和输出电容Coss形成LC谐振回路于是SW节点就按LC频率振荡起来。振铃频率由公式f1/(2πsqrt(L_parasiticC_oss)) 决定。比如寄生电感1nH、Coss 500pF振铃频率大约是225MHz。频率越高对PCB布局越敏感辐射出去的EMI也越难压制。抑制振铃有三种途径。第一种最有效就是把功率回路面积做小通过仿真你可以在原理图里调整寄生电感值看多大寄生电感下振铃频率和幅度可以接受。第二种是加RC吸收电路在SW节点和PGND之间串一个电阻和电容。RC的取值可以先仿真把振铃频率看成一个正弦选择电容值C1/(πfR)作为起点R在10Ω到100Ω之间经验试探。第三种是降低开关速度增加栅极电阻但DrMOS的栅极驱动在封装内部外部能调整的空间有限。4.2 开关损耗、导通损耗和驱动损耗的分项统计做DrMOS效率仿真时我会把损耗拆成三块来看每一块的优化动作都不一样。导通损耗主要是输出电流流过上下管导通电阻产生的损耗。DrMOS上下管的导通电阻通常只有几毫欧到十几毫欧大电流下这部分损耗会占大头。优化方式就是选更低导通电阻的器件或者在成本允许的情况下做并联。开关损耗来自上管和下管在开关过程中电压电流交叠产生的能量损耗。它受寄生电感、栅极驱动强度、死区时间、输出电容Coss的共同影响。仿真里可以分别提取开通和关断能量然后乘以频率得到损耗。驱动损耗来自驱动器每次开关对栅极电容充放电所消耗的能量。这部分在DrMOS里通常不大但它决定了驱动器内部的功耗和温升。仿真里可以用PWM频率乘以栅极驱动电压的平方再乘以Qg的一半来快速估算。把这三项分出来之后你就能判断一块板子的效率瓶颈到底在哪儿。如果导通损耗占大头就要考虑换器件或增大铜皮散热如果开关损耗占大头就要检查驱动强度和死区设置。4.3 死区时间扫描你能用仿真看到的最小优化空间死区时间对效率的影响在DrMOS这种高频方案里非常明显。死区太长体的二极管导通时间长反向恢复损耗和导通损耗都会增加死区太短上下管可能同时导通直接导致输入短路轻则效率下降重则炸管。在仿真里做死区扫描很简单把死区时间设成一个参数从10ns扫描到80ns然后记录每个死区下的总损耗。你会发现一个典型曲线损耗先随死区增大而减小因为避免了直通风险到了一定值之后损耗反而增大因为体二极管导通时间变长带来了额外压降损耗。最优死区通常不是一个点而是一个平台。实际工程里我不会选最优值而是选平台里更保守的一侧因为器件参数有批次差异和温度漂移留出裕量永远是正确的。4.4 从仿真结果倒推PCB改板动作清单仿真跑完不是截个图就结束了关键是把结果转化成改板动作。我自己总结了一个对照关系整理成表格方便查阅仿真表现可能原因改板动作SW振铃频率过高200MHz幅度大功率回路寄生电感大缩小功率回路面积去耦电容贴近VIN/PGND引脚输出纹波过大电感电流纹波大输出电容ESR高换更大感值电感增加MLCC数量并联开启时Vds过冲明显Coss与寄生电感谐振加RC吸收电路或降低频率上管温升显著开关损耗大驱动强度不足优化死区尝试降低频率轻载效率偏低开关损耗占比过高考虑降频轻载模式或改进栅极驱动这个表格看着简单真正值钱的是里面的因果关系。你只有把这些关系内化了才能在仿真里快速定位问题而不是一个个参数去试。5. 仿真进阶方向双脉冲测试仿真和EMI评估5.1 双脉冲测试仿真从BUCK仿真到开关特性测量如果要更精确地测量DrMOS内部功率管的开关特性双脉冲测试是标准方法。它和普通的BUCK电路很像差别在于用一个电感负载代替输出电感通过一连串精心设计的两个脉冲来测量开通和关断能量。第一个脉冲用来给电感充到目标电流然后在关断时刻测关断能量紧接着第二个短脉冲重新开通测的是在特定电流和电压下的开通能量。在仿真环境里搭建这个电路很简单一个DrMOS、一个电感、一个续流二极管或下管体二极管、一个带有精确电流限值的脉冲源。双脉冲仿真最适合做两个事情一个是扫不同电流等级下的开关能量验证控制器算法里用的损耗模型是否准确另一个是观察体二极管的反向恢复行为评估在特定电流和di/dt下有没有过大的反向恢复电荷。这些数据在BUCK电路里也能看但不如双脉冲测试那么纯粹因为BUCK电路里的电流波形受负载回路影响太复杂。5.2 从时域波形到EMI的预判EMI一直是DrMOS方案里让人头疼的问题。仿真虽然不能完全替代暗室测试但能提前告诉你哪些频段会出问题。操作思路是把SW节点电压波形导出做FFT在LTspice里就是FFT命令或导出CSV用Python做。你会看到频谱上在开关频率及其倍频处有峰值。除了基频及其谐波还要特别注意振铃频率附近的那一片频谱突起因为高频EMI往往就来自那里。如果那个频段的谐波超标仿真的价值就来了你可以快速在仿真里试不同吸收电路和栅极电阻值看频谱峰值有没有降下来。要是仿真里已经看到很高的谐波峰值打板回来后大概率也会遇到EMI问题。5.3 仿真和实测对标保证结果可信度的最后一公里仿真做得再好最终还是要和实测对标否则你只是在自嗨。我自己的对标流程是等第一版板子回来先用示波器测SW节点波形记录振铃频率、过冲幅度、开关沿时间然后回到仿真里调整寄生参数让仿真波形和实测尽量贴合。这里有一个经验值模型正规的情况下振铃频率的误差应该在10%到20%以内过冲幅度的误差应该在10%左右。如果差异很大先查探头地线是不是太长引入额外电感再看仿真里的寄生值是不是设得太保守或太乐观。示波器测SW节点振铃时探头地线的寄生电感非常离谱一根长的接地夹就可能导致实测振铃频率比仿真低很多这种错误很容易让人误判模型不准。等仿真和实测在SW节点上对上了再去看效率曲线和温升数据这样的对标才有意义。效率曲线对标的误差一般可以控制在1到2个百分点以内超过了就要回头看看是不是有额外的损耗路径没建模比如走线电阻、磁芯损耗频率特性等。用这种方法校准过的仿真模型后面再改版、再做衍生设计时就不需要每一个都等到样机回来再验证了。这也是为什么我愿意在模型和寄生参数上花功夫——前期投入越多后期设计迭代越省心。最后再分享一点我自己的体会DrMOS电路仿真不是看着波形漂亮就行的仿真更像是一个暴露风险的加速器它在投板前把你的设计弱点放大到屏幕上。不要急着跑完一次就收工多改几组寄生参数多做几次死区扫描多看看振铃频段这些额外投入会在实验室里加倍还给你。
返回列表