我拿到FMQL20S400开发板的第一天晚上差点在环境搭建这一步把兴致磨光。板子比想象中沉接口也多电脑上要装的不是常见的Vivado而是国产FPGA配套的Procise板载ARM硬核写裸机程序又绕不开IAR Embedded WorkbenchIAR还同时流传着8.3和9.x两条大版本线选错了目录、选错了调试器配置、选错了工程转换方式后边全是坑。这套组合资料少很多问题只能自己试。这篇我就把整个环境搭建过程完整还原出来FMQL20S400板卡准备、Procise安装与License处理、一次从PL到PS的串口收发Demo、IAR 8.3和9.x到底怎么选最后是QSPI固化排坑。打算入门国产FPGA或者手里正放着这块板子的朋友可以直接照着走。1. 从选板到备料FMQL20S400这块板卡的环境搭建逻辑1.1 FMQL20S400到底是一颗什么样的芯片FMQL20S400属于国产FPGA里典型的SoC形态芯片内部不是纯逻辑而是把FPGA可编程逻辑和双核ARM Cortex-A9处理器封装在一起。你可以把它理解成一颗“半张FPGA卡加半个跑Linux的小电脑”的组合体FPGA侧处理高速并行、时序苛刻的信号ARM侧跑流程控制、协议栈和业务逻辑。FMQL开头的命名里“20”基本对应官方标称的逻辑规模档位“S400”是封装和系列代号。不同批次可能细节略有差异具体参数以官方数据手册为准。实际用下来这颗料比较适合工业控制、电力保护、通信接口转换、图像预处理这类场景FPGA侧做接口时序转换ARM侧做命令解析或网络协议正好和这块开发板的定位重合。既然是SoC开发流程就和纯FPGA不太一样。纯FPGA只要搞定硬件描述语言加bitstreamFMQL20S400还得考虑ARM核的启动、DDR初始化、外设地址映射甚至后面要跟IAR一起做软硬件协同调试。这也是为什么很多人拿到板子第一反应是懵的工具多了两个流程断档了。别慌按顺序搭起来就不乱。1.2 上电之前先把启动模式和调试链路确认清楚FMQL20S400开发板不像普通单片机随便插个USB就能下载。板卡的启动方式由拨码开关决定常见有JTAG调试模式、QSPI Flash启动模式、SD卡启动模式这个拨码状态直接决定你后面所有操作的前提。我在第一次用Procise固化程序时就栽过bitstream烧到QSPI后还是不能启动排查半天发现拨码还停在JTAG模式CPU根本没从Flash取指。所以拿到板卡的第一步先把拨码开关对应表拍个照存档这是后面反复会用到的信息。调试链路也要提前理清。FMQL20S400开发板通常带JTAG下载口配合配套的下载器或第三方调试器连接方式看板子丝印就行。需要区分的是JTAG链上既有FPGA调试接口也有ARM调试接口Procise管FPGA侧IAR管ARM侧两边共用同一套物理链路但软件配置完全不同。另外串口也很重要开发板一般会引出一路或者两路UART给ARM侧log输出记得先确认默认波特率通常是115200连不上就扫一遍常见波特率。2. 软件环境安装的先后顺序与License处理2.1 Procise安装路径别带中文License是重灾区Procise是复旦微FPGA的开发套件集成了从RTL编辑、综合、布局布线到生成bitstream的完整流程。安装包从官方渠道拿不同版本界面差异不大核心操作逻辑一致。安装时唯一要反复强调的是安装路径不要出现中文、不要出现空格目录越简单越好。我习惯装在D:\FMSH\Procise这种风格下面后面生成工程文件、调用第三方工具时能省掉一堆莫名其妙的路径报错。License处理是国产EDA工具的老大难。Procise安装完第一次打开通常会启动License设置界面需要指定一个可用的license文件或者服务器地址。常见做法是把官方提供的license放到一个固定目录然后在环境变量里新建变量比如LM_LICENSE_FILE指向license文件路径。改完环境变量后一定要重开软件最好重启一次系统不然工具读取不到。有个细节容易被忽略环境变量里如果之前装过其他EDA工具可能存在多个license相关的变量名冲突。我在装的时候发现机器上残留了老的license变量导致Procise一直报“Feature not found”后来清理掉无关变量才正常。建议新装环境前先看一眼系统环境变量里有没有其他指向FPGA工具的license配置有就保留知根知底的弄不清来源的统统删掉避免干扰。2.2 IAR安装时的Windows兼容性细节IAR Embedded Workbench for ARM是一款老牌嵌入式IDEFMQL20S400官方例程大多基于IAR做ARM侧开发和调试。安装IAR时杀毒软件是最容易出问题的环节。IAR安装包里有大量驱动文件、调试插件、arm-none-eabi相关工具链文件杀毒软件经常误报导致安装不完整最后打开工程时报缺文件或者调试器识别不了。我的建议是安装全程把杀毒软件实时防护临时关掉或者把IAR安装目录加白名单。安装完成后重新打开杀毒软件解决起来最省心。另外IAR安装到后期可能会提示安装调试器驱动这一步不要跳过否则后续连接FMQL20S400时会遇到“找不到设备”之类的问题。还有一个常见痛点IAR对Windows系统用户名很敏感如果用户目录是中文某些老版本IAR在编译和调试时会出怪问题具体表现是文件路径拼接错误、调试器配置文件加载失败。好在IAR现在对路径兼容性好了一些但稳妥起见能吃得上配置的话尽量用英文Windows账户小概率问题就彻底避开了。2.3 先装Procise还是先装IAR顺序其实有讲究两个软件都会向系统里注册一些公共组件比如调试器驱动、FLASH下载算法、C运行时库。顺序错了不一定会出问题但会提高出问题的概率。我推荐的顺序是先装Procise再装IAR。原因是FMQL20S400的ARM侧工程往往需要Procise先生成硬件平台描述文件再通过向导导出IAR工程文件最后用IAR编译下载。先把Procise搞定等于先把FPGA环境地基打牢后面IAR只是拿现成的结果编译反过来装IAR再装Procise若两个软件需要联动的插件被覆盖又得重装其中一方。当然如果官方文档明确指定了安装顺序以文档为准。不同批次工具版本可能有细节变化但大方向就是“硬件工具链在前IDE在后”理解了这个逻辑就算遇到新版本的国产FPGA工具也不会慌。3. 用一次串口收发的Demo把Procise和IAR整个链路跑通3.1 Procise侧建立最小PL工程并完成UART RX仿真环境搭完还是空的最好用一个小而完整的例子验证整条链路。我选的是最经典的UART RX既能在FPGA侧验证收发又能在ARM侧验证寄存器读写和中断一套下来PL和PS两头都覆盖到了。打开Procise新建工程器件型号选FMQL20S400模板可以选空工程。在工程里新建一个Verilog源文件写一个最简的串口接收模块只处理起始位、8个数据位、停止位。代码如下module uart_rx ( input clk, input rst_n, input rx, output reg [7:0] data, output reg rx_done ); parameter CLK_FREQ 50000000; parameter BAUD_RATE 115200; localparam BAUD_EDGE CLK_FREQ / BAUD_RATE; localparam IDLE 2d0; localparam START 2d1; localparam DATA 2d2; localparam STOP 2d3; reg [1:0] state; reg [15:0] cnt; reg [2:0] bit_idx; reg [7:0] shift_reg; always (posedge clk or negedge rst_n) begin if (!rst_n) begin state IDLE; cnt 16d0; bit_idx 3d0; shift_reg 8d0; data 8d0; rx_done 1b0; end else begin rx_done 1b0; case (state) IDLE: begin if (rx 1b0) begin state START; cnt 16d0; end end START: begin if (cnt (BAUD_EDGE / 2 - 1)) begin if (rx 1b0) begin state DATA; cnt 16d0; bit_idx 3d0; shift_reg 8d0; end else begin state IDLE; end end else begin cnt cnt 1b1; end end DATA: begin if (cnt (BAUD_EDGE - 1)) begin cnt 16d0; shift_reg {rx, shift_reg[7:1]}; if (bit_idx 3d7) begin state STOP; end else begin bit_idx bit_idx 1b1; end end else begin cnt cnt 1b1; end end STOP: begin if (cnt (BAUD_EDGE - 1)) begin state IDLE; cnt 16d0; data shift_reg; rx_done 1b1; end else begin cnt cnt 1b1; end end endcase end end endmodule代码逻辑不复杂关键是采样点设计。起始位检测到下降沿后计数器打到半位宽的位置再确认一次避免毛刺误触发数据位在每位中间采样抗干扰能力最好。写好RTL后先在Procise里做行为仿真给个带起始位、数据、停止位的激励就能看到rx_done和数据是否按预期输出。仿真过了再综合、布局布线布局是指把逻辑放到具体位置布线是决定连线路径这两步决定了时序能否收敛信号复杂时先后顺序会直接影响结果能提前仿真验证的就不要等上板再查。3.2 把硬件信息从Procise导出生成IAR可用的工程骨架PL侧的综合布局布线做完生成bitstream还没完ARM侧程序得知道FPGA侧有哪些外设、地址映射是什么样。Procise里会有一个导出硬件描述或生成IAR工程的入口常见位置在菜单栏的导出或工程生成相关项不同版本叫法略有区别核心功能是把硬件平台信息打包让IAR能自动包含外设头文件、链接脚本和启动文件。我习惯把这个导出动作理解为“给IAR递一张地图”。地图上标着DDR控制器的基地址、UART外设挂在哪个总线上、中断号是多少。没有这张地图ARM侧程序就只能盲写地址开发效率极低。导出后会在指定目录生成IAR工程文件一般是.eww工作区加.ewp工程文件还会带一个board或bsp目录里面全是叫不出名字但不可或缺的底层库。这里要留意生成路径里不要有中文IAR对非ASCII路径的兼容性问题比Procise还明显。3.3 在IAR里编译、下载和在线调试用IAR打开导出的.eww文件第一次加载会比较慢因为要解析一堆配置项。打开后先别急着编译检查三个地方目标芯片是否选到了ARM系列对应的内核和FMQL20S400的硬核匹配调试器配置是否选对了当前使用的下载器优化级别是否需要调整调试阶段一般选低优化发布再调高。编译没有问题后把开发板连上启动调试。IAR里的下载流程和普通ARM开发板类似但FMQL20S400涉及PL和PS协同所以有个注意点如果FPGA侧的bitstream没有加载ARM侧调试器连上去可能无法正确初始化DDR表现就是下载时卡在某个地址。这时先在Procise里把bitstream下载到FPGA或者确认开发板处于正确的启动模式再回到IAR里调试成功率会高很多。我实测用这个UART RX工程调试时在IAR里全速跑用串口助手给板子发一帧数据然后在代码里设置断点检查uart_rx模块映射到ARM地址空间的寄存器数值有没有变化电平信号全程可见链路是否打通一目了然。整条链路走通后环境才算真正搭完。4. IAR 8.3与9.x版本选择这不是玄学是兼容性工程4.1 9.x打开Procise导出工程时容易踩的版本检查坑IAR 9.x对工程文件格式做过一次调整老版本工程在新版本IDE里打开时会触发工程转换向导。向导本身没毛病把.ewp更新成新格式也能编译问题出在Procise导出的工程里那些“非标准”文件上。Procise为了适配国产FPGA芯片会在工程里加入一些自定义的调试配置和器件描述文件这些文件往往针对老版本IAR编写版本字段也偏老。于是常有人遇到这么个报错信息The generation feature is not of version 18。字面意思是工程里的某个生成功能版本号和IAR当前期望的版本号不一致本质是IAR 9.x尝试把这个国产FPGA专用工程按新格式转换时发现某些属性超出版本映射范围转换失败。遇到这个错最简单的解决办法不是去改配置而是装一个和Procise导出工程匹配的IAR版本。4.2 8.3的稳与老是硬币的两面IAR 8.3是ARM工具链里口碑相当不错的经典版本编译速度快资源占用小对老工程兼容性好。FMQL20S400官方大量例程和BSP都在8.3下开发验证过直接打开就能编不折腾。如果你只是需要写裸机程序、调试寄存器、跑官方外设例程8.3完全够用。但8.3也有明显短板。一是对Windows 11的支持是后补的某些最新系统版本下调试器驱动需要手动安装二是编译器优化能力不如9.x代码体积和运行性能在复杂应用里会有差距三是新出的调试器和第三方插件可能放弃对老版本的支持如果你手里是最新款的下载器8.3可能是识别不了的。有人问IAR里那个“Plugins”菜单是干什么用的简单说就是IDE的扩展插件区比如RTOS可视化调试插件、代码覆盖率插件、静态分析插件。这类插件的版本通常对新版IAR更友好如果依赖某个插件干活版本选择就得跟着插件走。这也是版本取舍中容易被忽略的一环。4.3 我的最终版本选择建议理论上IAR的版本选择不是越新越好而是跟“谁配合你干活”有关。和Procise配合时老版本更稳和最新插件配合时新版本更顺。我把自己实际测试过的组合整理成一个表方便对照使用场景推荐版本理由跑FMQL20S400官方例程、裸机调试IAR 8.3BSP和官方工程验证过打开就能用麻烦最少工程代码量较大、需要编译优化IAR 9.x编译器和代码大小优化更好但要处理好工程转换使用老式调试器优先8.3老调试器驱动在新版IAR里可能失效需要使用新版第三方插件优先9.x新插件逐步停止支持老版本一句话总结我的操作习惯调FPGA和ARM协同的板子优先用官方例程绑定的版本版本和官方不一致时不要硬用新版强行打开旧工程试着用IAR自带的工程转换工具先转换如果报版本错误就直接回退到8.3。时间成本比工具的新旧边界值钱得多。5. 固化到QSPI是国产FPGA绕不开的最后一步5.1 固化前先做三件事不然哭都来不及环境调通、程序能跑只是临时状态断电后FPGA配置和ARM程序都会丢。想要上电自动运行必须把bitstream和ARM程序固化到非易失存储里FMQL20S400开发板上最常见的固化介质就是QSPI Flash。固化前先备份。开发板出厂时Flash里一般有一段完整的出厂固件备一个hex或bin出来后面折腾坏了还能还原。备份完把当前调通的bitstream和ELF文件归档这些就是后面要写进Flash的原料。最后再确认一次启动模式拨码固化时要选JTAG模式固化完成后要拨到QSPI模式重新上电这一步顺序错了会误判固化失败。还有一个容易忽略的点确认需要固化的镜像是否都基于同一个硬件平台。FPGA侧bitstream对应的是PL逻辑ARM侧程序对应的是PS配置两者要跟当前板卡的DDR型号和启动方式匹配不然固化后ARM程序起来了FPGA逻辑没加载或者DDR配置不对系统一样跑不起来。5.2 Procise里的固化流程按步骤来其实不难Procise里生成固件文件和下载烧写是分离的步骤我在初次操作时也是对着菜单摸索了一阵完整流程大致是这样在Procise里完成综合、布局布线生成bitstream。生成烧写镜像时根据自己的需求选择是否包含FPGA配置和ARM程序。如果只需要FPGA侧逻辑生成对应bin文件即可如果需要上电加载ARM程序要让ARM程序一起打包进镜像。打开Procise的设备编程或Program相关功能选择QSPI Flash器件型号加载生成的镜像文件。连接板卡进入JTAG模式执行编程烧写。烧写过程中不要断电、不要拔下载器。烧写完成后把启动模式拨码切到QSPI重新上电观察串口log和指示灯。固化步骤本身不复杂但QSPI Flash型号选择一定要和板卡上实际焊接的芯片一致。选错了可能出现烧写成功但上电后程序乱跑的现象排查起来很费劲。真遇到这种情况先查Flash丝印再对照Procise里的型号列表不要凭厂家名字想当然。5.3 固化失败怎么排查我在前面帮你们踩过坑固化失败最常见的几个原因基本是围绕“连接”和“模式”展开。下载器接触不良、JTAG链路被别的程序占用、拨码开关没有位于JTAG模式、供电电流不足都会让烧写中途失败。遇到过好几次烧到一半报错“Cannot access target”最后发现只是下载器排线松动。另一个高频坑是Flash里的旧固件和当前工程不匹配导致烧写后板卡无限复位或者卡死在启动早期。遇到这种可以先擦除整个Flash再重新烧写。Procise里一般有擦除命令擦除后重新上电板卡会进入“空片”状态然后再从烧写步骤来一遍。固化完成后如果板卡还是不起可以用串口工具抓boot log看是卡在DDR初始化还是FPGA加载阶段还是在ARM启动阶段。不同阶段对应不同问题卡在DDR多半是硬件平台配置和板卡DDR参数不匹配卡在FPGA多半是bitstream没烧进去或者Flash型号错卡在ARM多半是程序链接地址不对或者启动模式没切换。逐段排查比反复重烧有效率得多。6. 环境搭完以后我再补充几条实战细节6.1 复位信号和时钟这两个地方别想省FPGA侧写RTL时最容易翻车的不是逻辑本身而是复位和时钟。FMQL20S400的FPGA资源虽然比纯逻辑FPGA少一些灵活度但复位信号的处理和主流FPGA完全一致。上电瞬间复位信号如果处理不好很容易引入亚稳态导致状态机跑飞到随机状态。我用Procise做设计时习惯加一个异步复位同步释放电路外部按键或者上电复位信号进来后用两级触发器打拍再作为内部寄存器的异步复位信号这样能在复位释放时避开时钟边沿的亚稳态窗口。这个技巧成本很低但能避免很多偶发性的“跑一会儿就死机”问题。板级复位信号没有做同步处理的话JTAG在线调试时一切正常断电重上电却可能异常就是因为复位释放时刻随机撞上了亚稳态窗口。时钟方面板载晶振经过PLL或时钟管理单元生成各模块所需时钟务必在约束文件里把时钟周期、端口位置写清楚。千万不要在RTL里用分频后的信号跑全局逻辑先用PLL把时钟分好再由时钟管理单元统一输出时序分析才能收敛稳定。6.2 把这次搭建的环境固化成自己的最小模板环境搭好之后最值得做的一件事是顺手保存一套自己的“最小工程模板”。把已经验证通过的启动文件、链接脚本、外设初始化代码、硬件平台描述文件整理到一个固定目录下次做新项目直接复制一份改业务逻辑不用每次都从零开始跟IAR和Procise搏斗。我自己保存模板时会额外写一个备忘文档记录当前模板对应的FMQL20S400硬件版本、Procise版本、IAR版本、License路径、拨码开关位置还有常见的三个坑。这样即使半年后回头打开这个模板也能快速回忆起当时的验证环境。工程目录我习惯按fpga、sw、dedoc分三大块FPGA侧代码和ARM侧代码分开文档放一起后续维护成本明显要低。6.3 剩下的路建议按这个顺序继续走环境搭建只是起点FMQL20S400这套平台真正玩明白还需要继续吃透几个方向ARM侧跑一个RTOS比如FreeRTOS看看多任务调度和中断配合怎么用PL侧尝试挂一个DMA来做大数据量搬运体会PS和PL协同的带宽上限再把以太网和USB这些高速外设跑通你会对“国产FPGAARM”这个组合的理解上一个台阶。这套板子资料确实不如主流开发板丰富但换个角度看正因为文档少调试能力反而会被逼出来。每个报错都带着你往数据手册里钻等你把几个典型问题啃下来再回头做别的平台也不会觉得难。