1. 为什么这次甄选盯上了必易微非隔离ACDC Buck的用武之地1.1 项目背景与方案需求拆解做电源方案甄选最怕的不是芯片手册参数不够漂亮而是参数漂亮到实测直接翻车。这次手上是个小家电辅助供电的项目输入是220V交流市电输出要一路非隔离的直流降压轨电流不大但要求长时间稳定运行。需求拆开看其实很清楚成本敏感、板面积紧张、EMI不能太离谱、温升有硬性限制。翻了一圈供应链必易微的高稳定ACDC Buck方案进入了候选名单但方案是否真能用不能只看规格书必须要实地采样加浮地控制把真实性能拉出来遛一遛。这里要先把概念对齐一下。ACDC Buck指的是交流输入经过整流后直接做降压变换的非隔离拓扑——没有变压器也就没有原副边隔离。它和常见的反激式ACDC是两条路线反激靠变压器磁场传递能量能做多路输出、能过安规隔离Buck是纯电感降压效率可以做得更高外围器件更少成本优势明显。代价是不能隔离所以应用范围被限定在对隔离没有强制要求的地方比如灯具内部的LED驱动、小家电的控制板辅助电源、智能插座里的降压供电这类场景。必易微在这个领域的产品布局比较完整单级PFC、准谐振、谷底导通这些技术都有覆盖。我这次拿到的验证对象是一颗内部集成高压MOS的浮地Buck控制器典型应用就是LED恒流驱动。这类芯片有个很显著的特点控制芯片的地不是接在整流后的母线地上而是接在输出电感之后、采样电阻之前的位置形成所谓的浮地架构。这个设计选择直接影响了后续所有的采样、测量和测试方法。1.2 隔离DAB、同步Buck为什么最后锁定浮地非隔离Buck方案甄选阶段我先把候选拓扑列了一个矩阵做排除法正好热搜词里也有单极交错并联隔离型DAB式ACDC变换器这个方向。DAB双有源桥确实功率密度高、能实现软开关在车载充电和服务器电源这种高功率密度要求的场合是主角。但回到我这个项目输出几十伏、电流一两百毫安DAB带来的变压器设计、移相控制、同步整流驱动这些复杂度完全是杀鸡用牛刀成本和体积先出局了。同步Buck也被认真考虑过。同步Buck和异步Buck的主要区别在于续流器件异步用二极管同步用MOSFET。同步整流能把效率拉高两到三个百分点但代价是低边MOS需要自举驱动、需要防直通逻辑而且在这类ACDC非隔离场景里低边同步MOS会造成地参考更复杂体二极管反向恢复还会引入额外损耗。综合评估下来非隔离的小功率场景用异步Buck加肖特基续流简单可靠反而是更务实的选择。所以最后锁定的方向就是浮地非隔离Buck。浮地控制的好处是可以用一个低端MOS直接完成功率开关采样电阻放在源极和芯片地之间测峰值电流不需要电平移位电路整个控制环路简洁很多。但“简洁”的背后藏着一个大坑芯片地相对输入母线地是浮动的这个电压会跟随开关节点高频跳变幅度能达到输出电压加二极管压降。这就意味着所有涉及这个节点的测量都不能按常规接地方式来做实地采样方案必须专门设计。2. 实地采样方案设计测哪些点、用什么接、数据才敢信2.1 采样点规划功率测点、热测点、信号测点三分法很多工程师做方案验证时习惯直接架起示波器就测输出电压纹波其他数据全靠芯片手册。这种做法的坏处是等系统EMI超标或者温升不过时手里没有任何定位数据。我这次的采样方案在动手前就按“功率-热-信号”三条线规划好了测点。功率测点包括输入功率、输出功率、功率因数和效率。输入侧用功率分析仪串在交流源和板子之间输出侧用电子负载或电阻负载加上精密电流表。效率数据不是只测一个点而是从10%负载到110%负载扫一遍因为电源芯片的效率和负载状态强相关单点效率高不代表全程效率高。热测点用热电偶贴在MOSFET外壳、续流二极管、电感磁芯、芯片本体和PCB背面走线上。为什么要这么多点因为非隔离Buck的损耗分布很分散每一处都可能成为瓶颈。上次验证过一个方案电感温升才40度但续流二极管已经顶到110度了不贴热电偶的话根本发现不了。信号测点包括输入母线电压波形、开关节点SW波形、芯片地相对输入地的浮地电压、采样电阻两端波形、输出电压纹波、启动波形和短路保护波形。这些点决定了能否判断芯片工作模式、开关频率、峰值电流采样是否准确、环路是否稳定。信号测点的测量方法在第3章重点展开。2.2 测量设备与接线顺序设备清单如下数字示波器一台至少100MHz带宽、高压差分探头一支1000:150MHz以上带宽、电流探头一支支持几百mA量级更好没有就用同轴电阻取样、功率分析仪一台、隔离变压器一台、热电偶测温仪或热像仪一台、电子负载或者可调功率电阻若干。接线顺序是有一个讲究的。先接输入侧交流源经过功率分析仪再到隔离变压器隔离变压器输出再接被测板。这里用隔离变压器不是为了别的是为了保证示波器探头的地电位相对被测板是确定的避免在接探头的时候出现电位差打火。然后接输出侧负载等电路稳定起振之后再接各个信号测点的探头。接线顺序倒过来会出问题。如果先接探头再接输入上电瞬间的浪涌可能通过探头地线反灌到示波器轻则波形全是毛刺重则打坏示波器输入端。这是实地采样最容易踩的坑之一。2.3 实测数据组示例以220V/50Hz输入、40V/120mA输出为典型工况我整理了一组有代表性的实测数据供参考参数实测值说明输入电压220.3V AC功率分析仪读数输入功率5.24W含EMI滤波损耗输出功率4.80W40V×0.12A效率91.6%满载工况功率因数0.94满足照明类应用常见要求开关频率58~120kHz随输入电压及负载变化谷底导通模式输出纹波电流峰峰值152mA电流探头直接测量空载输入功耗0.18W待机状态这个效率水平在异步非隔离Buck里算不错了。如果换成同步整流方案理论上还能再高两个点左右但成本和驱动复杂度上的代价需要项目组评估是否值得。这个判断题没有标准答案只有适不适合当前产品定位。3. 浮地控制的原理与实测为什么控制芯片的地不能接输入地3.1 浮地Buck的控制地到底浮在哪理解浮地控制是读懂整篇的关键。先看主功率回路的电流路径输入整流后的正母线接电感电感后接输出端负载从输出端回流到采样电阻采样电阻再回到整流桥的负母线。功率MOSFET的漏极接在电感前端源极接在芯片内部的地引脚上芯片地通过采样电阻落到输入负母线。这样布下来芯片的地和输入地之间就隔着采样电阻。理想情况下采样电阻两端电压就是电流感应信号但实际中因为寄生电感的存在开关节点的高dV/dt会通过寄生电容耦合到芯片地导致芯片地相对输入地有一个高频振荡分量。这个浮地电压的峰值接近输出电压加上续流二极管的正向压降在本例中就是40V出头。频率等于开关频率边沿极其陡峭。因此芯片内部所有逻辑的参考地都在这个浮动的电位上而不是稳定的输入地。这就是浮地控制的本质用局部地参考换取低端MOS直驱的简洁性。但代价是测量和调试这台电源的时候常规的“示波器探头接地夹接电路板地”的思路在芯片地这个节点上完全行不通。3.2 示波器测浮地电压的三种接法只有两种对测SW节点波形或者芯片地相对输入地的浮地电压时最常见也最危险的做法是直接把示波器探头的地线夹子接到芯片地上。这是绝对禁止的操作——芯片地是高频浮动的示波器探头地线却通过示波器外壳接保护地等于用示波器的地线把高频开关节点直接短路到保护地轻则拉弧重则损坏示波器输入级还有触电风险。正确的做法有三种这里按推荐程度排序第一种用高压差分探头。将探头正端接被测点负端接输入地示波器显示的就是两者之间的差值。差分探头天然具备很高的共模抑制比能同时观察高压和浮地信号这是最专业的方案。需要注意探头带宽要足够至少50MHz否则开关边沿会被滤掉波形看起来圆滚滚的实际边沿可能更陡。第二种用示波器的隔离通道。隔离通道示波器每个通道的公共端是电气隔离的可以把探头地夹直接接到浮地节点上。这种方案比较省事但很多通用示波器不具备隔离通道功能只能在选型阶段提前考虑。第三种用两个普通探头做A减B运算。一个探头接地一个探头接浮地点在示波器上用数学通道做减法。这个方法在低频信号下勉强能用但两个探头的延迟差异和共模抑制比都很差测量的高频浮地波形会有较大误差只适合看一眼趋势不适合作为判定的依据。我实测的时候用的是差分探头方案波形干净可靠。手里没有差分探头的时候宁可先不测浮地电压也不要去拔示波器的地线做“浮地测量”——路由那个念头在脑子里就该被掐掉。3.3 采样电阻布线和RC参数对稳定性的影响浮地控制的稳定性很大程度上取决于采样电阻RCS的布局。RCS既承担电流检测功能又是芯片地的参考点它的寄生电感直接进入控制环路。要求是RCS必须采用四线开尔文连接采样信号走独立的细线回到芯片CS引脚功率电流走RCS本体两端的大铜箔中间不允许有其他信号交叉。如果布局上把CS采样线和高频功率走线平行走了一段开关节点的高dV/dt会通过寄生电容串入CS引脚导致峰值电流采样提前误触发表现出来就是输出电流随输入电压变化明显漂移、PF值下降、甚至出现次谐波振荡。RC滤波参数也要算得仔细。CS引脚前面通常有一颗小电容做前沿消隐这个电容太大会把真实的峰值电流信号滤平导致采样失真太小则无法抑制开关尖峰。时间常数一般取在100ns上下具体需要结合最小导通时间调整。实际项目中我通常先取100pF~330pF的电容配合1kΩ电阻再用示波器确认消隐窗口覆盖了尖峰同时没有吃掉真实信号。另外芯片地的PCB走线要尽量短且宽单独回到RCS的电流端不能和功率地的其他负载共享走线。多颗芯片并联或共地布局时尤其要注意否则芯片之间会通过共用地阻抗互相干扰表现为输出电流跳动、开关频率抖动这类奇怪现象。4. “高稳定”不是口号启动、纹波、环路、保护的全项目验证4.1 启动过程与过冲稳定性验证的第一步是启动过程。用示波器在触发模式下捕捉上电瞬间的输出电压和电流波形重点看两件事一是启动过冲是否在负载安全范围内二是是否存在反复重启的振荡现象。实测启动波形显示输出电压从0开始爬升约180ms后进入稳态过冲幅度约6%即输出冲到42.4V之后回落到40V。这个过冲对LED负载是可接受的但如果是给后级DC-DC模块供电就需要确认模块的耐压余量是否覆盖这个过冲。另一个要关注的是输入电压跌落再恢复的工况。模拟一下用调压器把输入从220V瞬时拉到100V再拉回来观察控制环路是否失锁。实测在这种瞬变下输出电流短暂下跌约20%50ms内恢复到设定值的95%以内没有出现振荡和锁死。这说明浮地控制环路在输入大动态范围下的调节能力是合格的。4.2 纹波和噪声的测量方法输出纹波是区分“能工作”和“高稳定”的分水岭。测纹波有个专门的讲究探头地线要尽量短最好用接地弹簧不要用带长地线夹的普通探头。因为长地线像一根天线会把空间中的高频噪声和开关节点辐射耦合进测量回路导致纹波读数虚高几倍。更规范的测法是同轴电缆法在探头前端焊一个同轴电缆的短接头把电缆的屏蔽层直接焊在输出电容的接地点上芯线焊在输出端。这样测量回路的面积最小测出来的是真实的输出纹波而不是叠加了辐射噪声的假纹波。实测输出电容两端纹波电压在40V输出下约为180mV峰峰值。同时用电流探头测输出电感电流纹波约为输出平均电流的25%处在一个合理区间。纹波频率和开关频率一致表明没有异常的低频振荡叠加。4.3 环路稳定性粗测严格的环路稳定性测试需要环路分析仪和注入变压器在小信号注入点断开环路测增益裕度和相位裕度。但甄选阶段没有全套设备时可以用一个变通的办法做粗测改变负载阶跃幅度观察输出电压/电流的恢复波形是否干净、是否有多余的振铃。实测把负载从50%阶跃到100%再跳回50%输出电流恢复时间约28us过程中有少量振铃振荡频率约180kHz衰减很快3个周期内消失。这说明环路的相位裕度是足够的没有靠近不稳定的边缘。如果振铃振荡频率接近开关频率的一半那就要小心次谐波振荡了需要检查斜坡补偿是否足够。这个方法虽然不如仪器测得的精确但对方案甄选阶段“这芯片能不能用”的判断足够用了。等到完全定型进入量产验证阶段再补完整的环路测试也不迟。4.4 保护功能实测高稳定方案的另一个维度是异常工况下的表现。我这次重点测了短路保护和过温保护。短路保护在输出端直接用粗短路线短路用示波器观察CS引脚波形。实测短路瞬间芯片在约8us内关断功率MOS进入打嗝模式短路电流被限制在可控范围内撤掉短路后芯片自动恢复输出没有锁死也没有损坏。这个速度在非隔离方案里算很利索的。过温保护用热风枪对芯片表面局部加热同时记录芯片温度引脚的输出电流变化。实测芯片在结温约150度时开始降低输出电流限制功耗停止升温。温度回落后自动恢复正常输出。这种折返式的过温保护适合LED驱动这类长时间点亮的应用能有效防止灯具过热烧毁。4.5 热表现与寿命评估最后看热表现。把被测板放进一个封闭的铝制壳体里模拟实际产品外壳环境25度下满载运行两小时用热电偶测得的关键点温度如下测温点温度评估芯片表面92度偏低余量充足MOSFET外壳88度正常续流二极管104度偏高需关注电感磁芯78度正常PCB背面71度正常续流二级管这颗是主要疑虑点。104度虽然小于125度的规格上限但考虑夏季高温环境外壳内部温度再上升15~20度就会逼近器件的极限。结论是这颗二极管需要换更大电流等级或者更低正向压降的型号。好在甄选阶段发现这个问题改起来成本很低如果等定型后才发现整板都要重新布局。5. 甄选结论与避坑清单这份方案能不能用看这几个硬指标5.1 方案判定的硬性门槛经过一轮完整验证我把方案判定标准总结成下面几条硬性门槛。只要有一条不满足方案就直接淘汰不需要再讨论满载效率不低于90%——低于这个值在成本敏感产品里没有优势输出纹波电流不超过输出平均电流的30%——LED场景下超过会有可见频闪启动过冲不超过标称输出电压的10%——防止损坏后级器件短路保护响应时间不超过20us——长于这个值MOS有损坏风险最热点温升在45度环境温度下仍有15度以上余量——保证器件寿命浮地节点测量波形干净无次谐波振荡——这是判断控制环路是否稳定的简洁依据这套标准是通用门槛具体项目可以根据产品定义增减。比如做调光灯具的还要增加调光平滑度测试做电机驱动的要增加母线电压跌落恢复测试。门槛一旦定了就不要随便放宽否则后面量产阶段流出问题返工成本远大于筛选成本。5.2 踩坑记录这次甄选过程也踩了几个值得记录的坑。第一个坑是CS采样电阻的选择。最初用了一颗普通厚膜贴片电阻做采样上电后发现输出电流偏小大约8%而且热机后电流还会缓慢下漂。排查下来是厚膜电阻的温漂和高压应力系数惹的祸。换成合金采样电阻后电流精度恢复正常热态漂移也消失了。非隔离Buck里采样电阻承担的电压应力和温升都比想象中大不能按普通信号电阻选料。第二个坑是输入EMI滤波的Y电容位置。参考设计里Y电容从整流后母线的正端接到大地的插法在浮地控制方案里会形成一个额外的共模电流回路这个电流流过采样电阻后会在CS引脚上叠加几百毫伏的偏置造成输出电流在高输入电压时异常增大。实测把Y电容改接位置后问题消失。这个案例说明浮地控制方案的EMI滤波设计不能照搬隔离方案必须针对共模回路单独调整。第三个坑是差分探头的共模抑制比。初期测量浮地电压时用了一支带宽只有20MHz的老式差分探头测出来的SW波形上升沿明显变缓一度误判为MOS开关速度不够。换用高带宽探头后才发现真实边沿比预估的快得多。测量设备本身的带宽限制会直接影响对方案性能的判断选型时不能只看耐压还要看带宽和共模抑制比。5.3 我最后的结论这次必易微的浮地ACDC Buck方案在实地采样和浮地控制两个维度的验证中表现过关。效率、纹波、保护功能、热表现都符合项目门槛个别元器件需要选型优化但整体方案是可用的。甄选阶段的核心心法是芯片手册给你的是理想曲线实地采样给你的是真实表现浮地控制决定你能否测得准。测准了判断才有依据。测不准再好的芯片也可能被误杀再差的方案也可能蒙混过关。工具和方法比结论本身更能复用到下一个项目里这套采样流程和浮地测量规范建议在方案验证阶段直接沉淀成团队的测试模板。 非隔离ACDC Buck浮地控制方案：实地采样与高稳定验证
1. 为什么这次甄选盯上了必易微非隔离ACDC Buck的用武之地1.1 项目背景与方案需求拆解做电源方案甄选最怕的不是芯片手册参数不够漂亮而是参数漂亮到实测直接翻车。这次手上是个小家电辅助供电的项目输入是220V交流市电输出要一路非隔离的直流降压轨电流不大但要求长时间稳定运行。需求拆开看其实很清楚成本敏感、板面积紧张、EMI不能太离谱、温升有硬性限制。翻了一圈供应链必易微的高稳定ACDC Buck方案进入了候选名单但方案是否真能用不能只看规格书必须要实地采样加浮地控制把真实性能拉出来遛一遛。这里要先把概念对齐一下。ACDC Buck指的是交流输入经过整流后直接做降压变换的非隔离拓扑——没有变压器也就没有原副边隔离。它和常见的反激式ACDC是两条路线反激靠变压器磁场传递能量能做多路输出、能过安规隔离Buck是纯电感降压效率可以做得更高外围器件更少成本优势明显。代价是不能隔离所以应用范围被限定在对隔离没有强制要求的地方比如灯具内部的LED驱动、小家电的控制板辅助电源、智能插座里的降压供电这类场景。必易微在这个领域的产品布局比较完整单级PFC、准谐振、谷底导通这些技术都有覆盖。我这次拿到的验证对象是一颗内部集成高压MOS的浮地Buck控制器典型应用就是LED恒流驱动。这类芯片有个很显著的特点控制芯片的地不是接在整流后的母线地上而是接在输出电感之后、采样电阻之前的位置形成所谓的浮地架构。这个设计选择直接影响了后续所有的采样、测量和测试方法。1.2 隔离DAB、同步Buck为什么最后锁定浮地非隔离Buck方案甄选阶段我先把候选拓扑列了一个矩阵做排除法正好热搜词里也有单极交错并联隔离型DAB式ACDC变换器这个方向。DAB双有源桥确实功率密度高、能实现软开关在车载充电和服务器电源这种高功率密度要求的场合是主角。但回到我这个项目输出几十伏、电流一两百毫安DAB带来的变压器设计、移相控制、同步整流驱动这些复杂度完全是杀鸡用牛刀成本和体积先出局了。同步Buck也被认真考虑过。同步Buck和异步Buck的主要区别在于续流器件异步用二极管同步用MOSFET。同步整流能把效率拉高两到三个百分点但代价是低边MOS需要自举驱动、需要防直通逻辑而且在这类ACDC非隔离场景里低边同步MOS会造成地参考更复杂体二极管反向恢复还会引入额外损耗。综合评估下来非隔离的小功率场景用异步Buck加肖特基续流简单可靠反而是更务实的选择。所以最后锁定的方向就是浮地非隔离Buck。浮地控制的好处是可以用一个低端MOS直接完成功率开关采样电阻放在源极和芯片地之间测峰值电流不需要电平移位电路整个控制环路简洁很多。但“简洁”的背后藏着一个大坑芯片地相对输入母线地是浮动的这个电压会跟随开关节点高频跳变幅度能达到输出电压加二极管压降。这就意味着所有涉及这个节点的测量都不能按常规接地方式来做实地采样方案必须专门设计。2. 实地采样方案设计测哪些点、用什么接、数据才敢信2.1 采样点规划功率测点、热测点、信号测点三分法很多工程师做方案验证时习惯直接架起示波器就测输出电压纹波其他数据全靠芯片手册。这种做法的坏处是等系统EMI超标或者温升不过时手里没有任何定位数据。我这次的采样方案在动手前就按“功率-热-信号”三条线规划好了测点。功率测点包括输入功率、输出功率、功率因数和效率。输入侧用功率分析仪串在交流源和板子之间输出侧用电子负载或电阻负载加上精密电流表。效率数据不是只测一个点而是从10%负载到110%负载扫一遍因为电源芯片的效率和负载状态强相关单点效率高不代表全程效率高。热测点用热电偶贴在MOSFET外壳、续流二极管、电感磁芯、芯片本体和PCB背面走线上。为什么要这么多点因为非隔离Buck的损耗分布很分散每一处都可能成为瓶颈。上次验证过一个方案电感温升才40度但续流二极管已经顶到110度了不贴热电偶的话根本发现不了。信号测点包括输入母线电压波形、开关节点SW波形、芯片地相对输入地的浮地电压、采样电阻两端波形、输出电压纹波、启动波形和短路保护波形。这些点决定了能否判断芯片工作模式、开关频率、峰值电流采样是否准确、环路是否稳定。信号测点的测量方法在第3章重点展开。2.2 测量设备与接线顺序设备清单如下数字示波器一台至少100MHz带宽、高压差分探头一支1000:150MHz以上带宽、电流探头一支支持几百mA量级更好没有就用同轴电阻取样、功率分析仪一台、隔离变压器一台、热电偶测温仪或热像仪一台、电子负载或者可调功率电阻若干。接线顺序是有一个讲究的。先接输入侧交流源经过功率分析仪再到隔离变压器隔离变压器输出再接被测板。这里用隔离变压器不是为了别的是为了保证示波器探头的地电位相对被测板是确定的避免在接探头的时候出现电位差打火。然后接输出侧负载等电路稳定起振之后再接各个信号测点的探头。接线顺序倒过来会出问题。如果先接探头再接输入上电瞬间的浪涌可能通过探头地线反灌到示波器轻则波形全是毛刺重则打坏示波器输入端。这是实地采样最容易踩的坑之一。2.3 实测数据组示例以220V/50Hz输入、40V/120mA输出为典型工况我整理了一组有代表性的实测数据供参考参数实测值说明输入电压220.3V AC功率分析仪读数输入功率5.24W含EMI滤波损耗输出功率4.80W40V×0.12A效率91.6%满载工况功率因数0.94满足照明类应用常见要求开关频率58~120kHz随输入电压及负载变化谷底导通模式输出纹波电流峰峰值152mA电流探头直接测量空载输入功耗0.18W待机状态这个效率水平在异步非隔离Buck里算不错了。如果换成同步整流方案理论上还能再高两个点左右但成本和驱动复杂度上的代价需要项目组评估是否值得。这个判断题没有标准答案只有适不适合当前产品定位。3. 浮地控制的原理与实测为什么控制芯片的地不能接输入地3.1 浮地Buck的控制地到底浮在哪理解浮地控制是读懂整篇的关键。先看主功率回路的电流路径输入整流后的正母线接电感电感后接输出端负载从输出端回流到采样电阻采样电阻再回到整流桥的负母线。功率MOSFET的漏极接在电感前端源极接在芯片内部的地引脚上芯片地通过采样电阻落到输入负母线。这样布下来芯片的地和输入地之间就隔着采样电阻。理想情况下采样电阻两端电压就是电流感应信号但实际中因为寄生电感的存在开关节点的高dV/dt会通过寄生电容耦合到芯片地导致芯片地相对输入地有一个高频振荡分量。这个浮地电压的峰值接近输出电压加上续流二极管的正向压降在本例中就是40V出头。频率等于开关频率边沿极其陡峭。因此芯片内部所有逻辑的参考地都在这个浮动的电位上而不是稳定的输入地。这就是浮地控制的本质用局部地参考换取低端MOS直驱的简洁性。但代价是测量和调试这台电源的时候常规的“示波器探头接地夹接电路板地”的思路在芯片地这个节点上完全行不通。3.2 示波器测浮地电压的三种接法只有两种对测SW节点波形或者芯片地相对输入地的浮地电压时最常见也最危险的做法是直接把示波器探头的地线夹子接到芯片地上。这是绝对禁止的操作——芯片地是高频浮动的示波器探头地线却通过示波器外壳接保护地等于用示波器的地线把高频开关节点直接短路到保护地轻则拉弧重则损坏示波器输入级还有触电风险。正确的做法有三种这里按推荐程度排序第一种用高压差分探头。将探头正端接被测点负端接输入地示波器显示的就是两者之间的差值。差分探头天然具备很高的共模抑制比能同时观察高压和浮地信号这是最专业的方案。需要注意探头带宽要足够至少50MHz否则开关边沿会被滤掉波形看起来圆滚滚的实际边沿可能更陡。第二种用示波器的隔离通道。隔离通道示波器每个通道的公共端是电气隔离的可以把探头地夹直接接到浮地节点上。这种方案比较省事但很多通用示波器不具备隔离通道功能只能在选型阶段提前考虑。第三种用两个普通探头做A减B运算。一个探头接地一个探头接浮地点在示波器上用数学通道做减法。这个方法在低频信号下勉强能用但两个探头的延迟差异和共模抑制比都很差测量的高频浮地波形会有较大误差只适合看一眼趋势不适合作为判定的依据。我实测的时候用的是差分探头方案波形干净可靠。手里没有差分探头的时候宁可先不测浮地电压也不要去拔示波器的地线做“浮地测量”——路由那个念头在脑子里就该被掐掉。3.3 采样电阻布线和RC参数对稳定性的影响浮地控制的稳定性很大程度上取决于采样电阻RCS的布局。RCS既承担电流检测功能又是芯片地的参考点它的寄生电感直接进入控制环路。要求是RCS必须采用四线开尔文连接采样信号走独立的细线回到芯片CS引脚功率电流走RCS本体两端的大铜箔中间不允许有其他信号交叉。如果布局上把CS采样线和高频功率走线平行走了一段开关节点的高dV/dt会通过寄生电容串入CS引脚导致峰值电流采样提前误触发表现出来就是输出电流随输入电压变化明显漂移、PF值下降、甚至出现次谐波振荡。RC滤波参数也要算得仔细。CS引脚前面通常有一颗小电容做前沿消隐这个电容太大会把真实的峰值电流信号滤平导致采样失真太小则无法抑制开关尖峰。时间常数一般取在100ns上下具体需要结合最小导通时间调整。实际项目中我通常先取100pF~330pF的电容配合1kΩ电阻再用示波器确认消隐窗口覆盖了尖峰同时没有吃掉真实信号。另外芯片地的PCB走线要尽量短且宽单独回到RCS的电流端不能和功率地的其他负载共享走线。多颗芯片并联或共地布局时尤其要注意否则芯片之间会通过共用地阻抗互相干扰表现为输出电流跳动、开关频率抖动这类奇怪现象。4. “高稳定”不是口号启动、纹波、环路、保护的全项目验证4.1 启动过程与过冲稳定性验证的第一步是启动过程。用示波器在触发模式下捕捉上电瞬间的输出电压和电流波形重点看两件事一是启动过冲是否在负载安全范围内二是是否存在反复重启的振荡现象。实测启动波形显示输出电压从0开始爬升约180ms后进入稳态过冲幅度约6%即输出冲到42.4V之后回落到40V。这个过冲对LED负载是可接受的但如果是给后级DC-DC模块供电就需要确认模块的耐压余量是否覆盖这个过冲。另一个要关注的是输入电压跌落再恢复的工况。模拟一下用调压器把输入从220V瞬时拉到100V再拉回来观察控制环路是否失锁。实测在这种瞬变下输出电流短暂下跌约20%50ms内恢复到设定值的95%以内没有出现振荡和锁死。这说明浮地控制环路在输入大动态范围下的调节能力是合格的。4.2 纹波和噪声的测量方法输出纹波是区分“能工作”和“高稳定”的分水岭。测纹波有个专门的讲究探头地线要尽量短最好用接地弹簧不要用带长地线夹的普通探头。因为长地线像一根天线会把空间中的高频噪声和开关节点辐射耦合进测量回路导致纹波读数虚高几倍。更规范的测法是同轴电缆法在探头前端焊一个同轴电缆的短接头把电缆的屏蔽层直接焊在输出电容的接地点上芯线焊在输出端。这样测量回路的面积最小测出来的是真实的输出纹波而不是叠加了辐射噪声的假纹波。实测输出电容两端纹波电压在40V输出下约为180mV峰峰值。同时用电流探头测输出电感电流纹波约为输出平均电流的25%处在一个合理区间。纹波频率和开关频率一致表明没有异常的低频振荡叠加。4.3 环路稳定性粗测严格的环路稳定性测试需要环路分析仪和注入变压器在小信号注入点断开环路测增益裕度和相位裕度。但甄选阶段没有全套设备时可以用一个变通的办法做粗测改变负载阶跃幅度观察输出电压/电流的恢复波形是否干净、是否有多余的振铃。实测把负载从50%阶跃到100%再跳回50%输出电流恢复时间约28us过程中有少量振铃振荡频率约180kHz衰减很快3个周期内消失。这说明环路的相位裕度是足够的没有靠近不稳定的边缘。如果振铃振荡频率接近开关频率的一半那就要小心次谐波振荡了需要检查斜坡补偿是否足够。这个方法虽然不如仪器测得的精确但对方案甄选阶段“这芯片能不能用”的判断足够用了。等到完全定型进入量产验证阶段再补完整的环路测试也不迟。4.4 保护功能实测高稳定方案的另一个维度是异常工况下的表现。我这次重点测了短路保护和过温保护。短路保护在输出端直接用粗短路线短路用示波器观察CS引脚波形。实测短路瞬间芯片在约8us内关断功率MOS进入打嗝模式短路电流被限制在可控范围内撤掉短路后芯片自动恢复输出没有锁死也没有损坏。这个速度在非隔离方案里算很利索的。过温保护用热风枪对芯片表面局部加热同时记录芯片温度引脚的输出电流变化。实测芯片在结温约150度时开始降低输出电流限制功耗停止升温。温度回落后自动恢复正常输出。这种折返式的过温保护适合LED驱动这类长时间点亮的应用能有效防止灯具过热烧毁。4.5 热表现与寿命评估最后看热表现。把被测板放进一个封闭的铝制壳体里模拟实际产品外壳环境25度下满载运行两小时用热电偶测得的关键点温度如下测温点温度评估芯片表面92度偏低余量充足MOSFET外壳88度正常续流二极管104度偏高需关注电感磁芯78度正常PCB背面71度正常续流二级管这颗是主要疑虑点。104度虽然小于125度的规格上限但考虑夏季高温环境外壳内部温度再上升15~20度就会逼近器件的极限。结论是这颗二极管需要换更大电流等级或者更低正向压降的型号。好在甄选阶段发现这个问题改起来成本很低如果等定型后才发现整板都要重新布局。5. 甄选结论与避坑清单这份方案能不能用看这几个硬指标5.1 方案判定的硬性门槛经过一轮完整验证我把方案判定标准总结成下面几条硬性门槛。只要有一条不满足方案就直接淘汰不需要再讨论满载效率不低于90%——低于这个值在成本敏感产品里没有优势输出纹波电流不超过输出平均电流的30%——LED场景下超过会有可见频闪启动过冲不超过标称输出电压的10%——防止损坏后级器件短路保护响应时间不超过20us——长于这个值MOS有损坏风险最热点温升在45度环境温度下仍有15度以上余量——保证器件寿命浮地节点测量波形干净无次谐波振荡——这是判断控制环路是否稳定的简洁依据这套标准是通用门槛具体项目可以根据产品定义增减。比如做调光灯具的还要增加调光平滑度测试做电机驱动的要增加母线电压跌落恢复测试。门槛一旦定了就不要随便放宽否则后面量产阶段流出问题返工成本远大于筛选成本。5.2 踩坑记录这次甄选过程也踩了几个值得记录的坑。第一个坑是CS采样电阻的选择。最初用了一颗普通厚膜贴片电阻做采样上电后发现输出电流偏小大约8%而且热机后电流还会缓慢下漂。排查下来是厚膜电阻的温漂和高压应力系数惹的祸。换成合金采样电阻后电流精度恢复正常热态漂移也消失了。非隔离Buck里采样电阻承担的电压应力和温升都比想象中大不能按普通信号电阻选料。第二个坑是输入EMI滤波的Y电容位置。参考设计里Y电容从整流后母线的正端接到大地的插法在浮地控制方案里会形成一个额外的共模电流回路这个电流流过采样电阻后会在CS引脚上叠加几百毫伏的偏置造成输出电流在高输入电压时异常增大。实测把Y电容改接位置后问题消失。这个案例说明浮地控制方案的EMI滤波设计不能照搬隔离方案必须针对共模回路单独调整。第三个坑是差分探头的共模抑制比。初期测量浮地电压时用了一支带宽只有20MHz的老式差分探头测出来的SW波形上升沿明显变缓一度误判为MOS开关速度不够。换用高带宽探头后才发现真实边沿比预估的快得多。测量设备本身的带宽限制会直接影响对方案性能的判断选型时不能只看耐压还要看带宽和共模抑制比。5.3 我最后的结论这次必易微的浮地ACDC Buck方案在实地采样和浮地控制两个维度的验证中表现过关。效率、纹波、保护功能、热表现都符合项目门槛个别元器件需要选型优化但整体方案是可用的。甄选阶段的核心心法是芯片手册给你的是理想曲线实地采样给你的是真实表现浮地控制决定你能否测得准。测准了判断才有依据。测不准再好的芯片也可能被误杀再差的方案也可能蒙混过关。工具和方法比结论本身更能复用到下一个项目里这套采样流程和浮地测量规范建议在方案验证阶段直接沉淀成团队的测试模板。