我见过不少AI芯片发布会绝大多数是在PPT上讲我们比上一代快多少倍。但Cerebras这家公司不一样它每次拿出来的是整片晶圆——不是切成小方块再封装的芯片而是一整片300毫米晶圆直接变成一颗处理器。这个思路放在今天整个行业都在聊chiplet、小芯片、先进封装互连的时代几乎是在对着潮流反着跑。可偏偏就是这种反着跑把系统级对晶圆的面积利用以及对SRAM存储带宽的挖掘推到了一个让GPU厂商没法忽视的极端位置。这篇解析想聊的不是WSE-3的参数表而是它背后的系统级取舍怎么在晶圆上榨面积、怎么把SRAM用到溢出、怎么解决一整片硅的供电散热和翘曲、怎么靠编译器把这九十万个核喂饱。文章会尽量把每一个为什么都讲透适合对AI芯片架构、高性能计算系统感兴趣的读者也适合正在做异构计算选型的人。1. 整片晶圆只做一颗芯片Cerebras反着走的面积账和良率账1.1 从706平方厘米到一颗die一场面积利用率的极限游戏先算一笔物理账。一片标准的12英寸晶圆直径300毫米面积大约是706平方厘米。目前最大的GPU裸片比如H100核心die面积大概在800平方毫米量级也就是8平方厘米左右。换句话说一片晶圆按常规切法可以切出几十上百颗GPU——这还是在正常良率、正常封装损耗的前提下。Cerebras的做法是几乎不切。WSE-2的裸片面积高达46225平方毫米大约是46平方厘米。WSE-3在5nm工艺下把AI核心数量做到了90万颗片上SRAM做到了44GB。一片晶圆除去边缘不规则区域几乎一整块都被用作了单一的处理器die。这让Cerebras拿下了人类历史上最大半导体芯片的头衔而且这个头衔短期内没有第二家能挑战。为什么说这是对晶圆面积的压榨因为传统芯片的面积利用率其实被很多东西浪费掉了。一颗GPU内部有大量面积用于缓存一致性协议、虚拟内存管理、控制逻辑、各类接口PHY以及封装基板上的信号扇出。而Cerebras的思路是既然我有一颗巨大的、连续的硅片我可以把所有控制逻辑尽量砍掉把存储直接堆在计算单元旁边把互连做成一个规则网格。没有内存控制器、没有PCIe PHY、没有HBM接口——这些在传统芯片上要白白占掉大量面积的模块在WSE架构里几乎不存在。省下来的每一平方毫米都变成了计算阵列或SRAM阵列。第一次看到WSE的die照片的时候我的直观感受是这玩意儿不像芯片更像一个城市平面图。整个die布满了排列整齐的处理器核心每个核心周围都围绕着一块SRAM完全看不到传统芯片那种大片的空白区域或者接口环。这种一点空间都不浪费的密度感就是系统级设计的第一层压榨。1.2 良率不是绕过去的是喂给架构吸收的这么大的die良率理论上是个灾难。一片晶圆在生产过程中必然存在微粒污染、工艺偏差、材料缺陷传统的解决方式是切成小die坏一颗扔一颗剩下的照常用。但Cerebras做了一个整片晶圆级别的die一颗坏点就可能让整个计划报废——如果它没有应对手段的话。Cerebras的核心思路不是把良率做到100%而是让架构能吸收缺陷。WSE的核心网格和互连网络在设计时就考虑了容错性数据在二维mesh网络中流动某个计算核心失效网络会自动绕行编译器在拿到每颗芯片的缺陷地图之后会把任务分配到健康的核上。这就像城市路网里某几条街道封闭了导航系统提前知道给你重新规划路线整体交通还是能跑起来。这个折中非常关键制造端的良率压力被转移到了架构端和软件端换取的是即便晶圆上有几十上百个坏点这颗芯片依然能用。代价也有——多出的冗余路由、制造后的逐颗测试和映射流程、编译器对缺陷核的规避逻辑这些都是实打实的工程成本。但这套付出值不值得从Cerebras能连续推出WSE、WSE-2、WSE-3三代产品来看答案是值得的。这里要补充一点我自己的观察很多人觉得晶圆级芯片是在挑战物理极限是炫技。但如果你从良率账的角度看Cerebras其实做了一个非常务实的决策——与其花几十亿美元去优化一条生产线的良率不如花几亿美元设计一个能容忍缺陷的架构。这是典型的系统级思维不跟制造较劲让设计去解决问题。2. SRAM不是缓存而是主存44GB片上存储的带宽革命2.1 为什么非SRAM不可带宽、延迟、功耗三重账传统AI加速器的存储层级大概是这样的寄存器、共享内存SRAM、L2缓存SRAM、HBMDRAM。越往外容量越大但带宽越低、延迟越高。GPU典型的做法是把大模型参数放在HBM里算的时候通过片上缓存一点一点搬。Cerebras的选择是彻底砍掉这个外存层级。WSE-3有44GB片上SRAM所有权重、激活值、中间结果全部放在SRAM里。可能有人会问44GB对现在的LLM训练来说不太够吧随便一个模型就超过百GB了。关键在于这个44GB的访问带宽。WSE-3的片上SRAM带宽是21PB/s什么概念NVIDIA H100的HBM3带宽是3.35TB/s差距大约是6300倍。SRAM的访问延迟是纳秒级别的而HBM经过TSV、经过控制器、经过很长的片上走线延迟通常在100纳秒以上。更重要的是能效片外DRAM访问每一比特数据消耗的能量比片上SRAM访问高出几十倍。所以Cerebras不是不知道44GB不够用而是它算了一笔更重要的账——在AI工作负载里数据搬运的时间和能量开销往往比计算本身还大与其花大量能耗把数据搬进搬出不如用SRAM把数据钉在计算单元旁边。这里还必须提一个很多人忽略的点WSE里的SRAM是主存不是缓存。缓存需要解决一致性问题需要处理miss需要维护替换策略这些都会消耗面积和功耗。Cerebras的架构里每个核心只访问它自己的SRAM和从网络上传来的数据编译期就决定了数据何时产生、何时被消费、存放在哪里所以完全不需要传统缓存的那些机制。省下来的逻辑开销全部变成了计算资源。2.2 每个核都有贴身仓库WSE的存储拓扑和引脚的消失WSE的每个AI核心都带着自己的SRAM小块。粗略算一下WSE-3的44GB除以90万核大约每个核有50KB左右的SRAM包括存储权重和激活值的空间。这相当于给900,000个处理器每个都配了一个微型仓库。这套拓扑和传统芯片差异非常大。传统芯片访问外部SRAM/DRAM需要经过物理引脚引脚数量就是带宽天花板。这也是为什么HBM要用TSV做硅通孔本质是在突破引脚极限。但WSE里SRAM bank和ALU之间是微米级的片上金属线等效IO宽度可能有几十万甚至上百万比特。每一个计算核和它的贴身仓库之间不存在引脚瓶颈只有布线宽度问题。顺便说一个搜索热词相关的点。SRAM的EMA pin是干嘛的这类问题更多出现在独立SRAM器件的场景里——比如你手里有一颗板级SRAM芯片EMA pin可能是某个地址扩展或控制功能的引脚解决的是片外存储访问时序和寻址控制问题。但Cerebras的SRAM根本不是这么用的。它把SRAM从外设变成了计算单元的物理延伸存储和计算之间没有引脚概念只有通过布线直连的金属线。如果你想真正理解Cerebras的压榨方式核心不是去研究某个SRAM的引脚功能而是理解把所有外存接口全部干掉这个激进选择。3. 电源、水冷和翘曲控制把kW级芯片装进机箱的系统级手术3.1 千瓦级供电电流从晶圆背面灌进来把一整片晶圆做成芯片最直接的问题是供电。一颗传统的GPU功耗几百瓦电流从封装外围的引脚和电源层进去。但WSE这种大芯片芯片中间区域离边缘封装引脚太远如果从四周供电中心部分会面临严重的IR drop电压降功耗越高中心越可能因为电压不足而无法工作。Cerebras的解决方案是改变供电方向。它采用的是台积电的InFO_SoW封装方案电源不是从芯片边缘进去而是从晶圆的背面——通过大面积、高密度的焊球阵列和贯穿硅的供电通孔把电流像铺地板一样均匀地送到整个die。这等于把整片晶圆的背面变成了一个巨大的供电平面电流从最近的地方垂直灌入每一个核心区域而不是从四周绕一大圈。这套供电设计还牵扯到瞬态响应问题。900,000个核心同时翻转瞬间电流变化极其剧烈必须在离晶体管尽可能近的地方布置去耦电容来储电、放电。所以在WSE的版图上你会看到SRAM旁边、逻辑单元旁边都塞满了电容。这种把供电网络、去耦网络当成芯片设计的一等公民来处理的做法在传统芯片里不常见但在晶圆级芯片里是硬性要求。3.2 晶圆翘曲度方向水冷板和硅片之间的物理拔河晶圆级封装的另一个噩梦是翘曲。硅、金属布线层、封装基板、焊料这些材料的热膨胀系数各不相同。在封装回流焊的高温之后冷却下来一整片晶圆会发生形变——可能中间凸起也可能边缘翘起来这就是所谓的翘曲度方向问题。如果翘曲方向控制不好应力会把硅片弄裂或者让底下的焊点失效一颗几十万美元的芯片就直接报废。Cerebras的系统级做法是把水冷散热用的冷板直接设计成晶圆的结构支撑件。水冷板贴合在晶圆背面不仅是散热器还承担了把翘曲压回去的机械角色。再加上对基板材料热膨胀系数的精心匹配以及在关键位置做应力释放结构才让这颗巨型芯片在长期运行的热循环中保持稳定。注意这里的措辞——冷板是压在晶圆上的。在传统芯片里散热器只是个散热附件在WSE里散热冷板是封装结构的一部分它的刚度、平整度、压力分布都直接影响芯片的机械可靠性。这就是为什么我说Cerebras做的不是芯片而是一套以晶圆为绝对核心的系统级机器。如果只看die你理解不了它为什么能稳定工作你得把水冷、供电、封装基板、应力控制全部放在一起看才能理解这台机器的全貌。顺便一提整个CS-2机箱的功耗做到了15kW级别CS-3更高整机采用液冷方案。看到这个数字不用吃惊这是把超级计算机的计算节点压缩到一台机箱的必然结果。Cerebras的理念是用系统级的散热和供电能力去换取单机更高的计算密度。4. 编译器替程序员搬砖九十万个核心的数据流静态调度4.1 没有指令指针的芯片数据流计算范式传统CPU和GPU都有程序计数器指令一条条取进来、译码、执行。每个核心都在听从指令做事。但WSE不一样它的核心没有指令指针采用的是数据流计算范式——一个核心什么时候开始计算取决于它的输入数据什么时候到达。数据到了就触发计算算完把结果通过片上网络送给下一个需要它的核心。这个设计带来的好处很直接省掉了取指、译码、分支预测、乱序执行这些开销极大的控制逻辑。在GPU里这些控制逻辑占据的可观面积和功耗在WSE里被砍掉换成了更多的计算单元和SRAM。这就是为什么WSE能在不高的频率远低于常规GPU下实现极高的总吞吐——它不是靠单核跑得多快而是靠几万个核同时被数据激活。但天下没有免费的午餐。数据流架构把一切执行顺序的决定权从运行时搬到了编译期。编译器必须提前知道每一步计算发生在哪个核、数据什么时候到达、结果送往何处。如果你在编译期无法确定这些信息整个流水线就会出问题。4.2 静态调度数据放哪、何时流动、算完才走Cerebras软件栈里最核心的模块不是一个模型训练框架而是一个庞大的编译器。它做的事情大致可以分成几步把用户用PyTorch/TensorFlow定义的计算图接收过来将计算图映射到900,000个核心的二维网格上决定每一层的权重放在哪个核的SRAM里为数据流安排沿路由网络的传输路径和时间片避免网络拥塞尽可能让数据原地复用比如卷积的滑动窗口相邻窗口的数据尽量在同一个核心的SRAM里反复使用而不是反复搬运。这套工作本质上是把一个GPU程序员手动做的事情——tiling分块、double buffering双缓冲、shared memory管理——全部自动化、全局化。GPU程序员只能管理一个SM里的几十KB共享内存Cerebras的编译器要管理的是44GB的全局SRAM同时协调九十万个核之间的数据流动。这个调度问题的规模比CUDA程序的优化空间大了不止几个数量级。Cerebras对外宣称无需改代码就能跑PyTorch模型背后的真相不是它有什么魔法而是这个编译器替程序员扛下了所有脏活。你在跑一个GPT模型时它会自动把权重切碎分配到不同的SRAM块里安排激活值在前向传播时沿网格按序流动再在反向传播时把梯度送回去。整个过程用户无感知但编译时间可能很长——这是用编译时间换运行效率的思路。5. 和NVIDIA GPU硬碰硬两种SRAM压榨路线的得与失5.1 GPU的SRAM几十MB靠人肉tiling和手工优化拿H100作为典型对比。H100整颗芯片上的SRAM——寄存器文件、共享内存、L2缓存加一起大概是几十MB量级。注意是MB不是GB。为了把这几十MB的SRAM利用好CUDA程序员要做什么分析算法的数据复用模式把数据切成适合塞进共享内存的小块tiling手动处理double buffering让数据加载和计算重叠尽量避免bank conflict否则共享内存访问会被串行化控制线程块大小、循环展开因子让寄存器不溢出到本地内存。这些工作极度依赖人的经验。一个优秀的CUDA工程师和一个普通的CUDA工程师写出来的kernel性能可以差一个数量级。NVIDIA的SRAM压榨本质上是把存储分配的复杂度甩给了程序员。5.2 Cerebras的SRAM几十GB靠编译器全局规划Cerebras把SRAM容量从几十MB做到了44GB同时把人肉tiling变成编译器全局优化。这不只是量变是质变——大模型训练场景里权重和优化器状态动辄几十GB在GPU上必须切分到多卡并通过NVLink或InfiniBand反复通信在WSE上如果模型小于44GB可以直接全部驻留在一个芯片的SRAM里训练过程中的数据搬移几乎全部发生在片上。这个差异在训练大模型时非常关键。GPT-3级别的175B参数模型在GPU集群上的主要瓶颈是通信——梯度同步、参数分发——而不是计算。Cerebras的单芯片SRAM容量直接把跨卡通信变成了片内数据流动省掉了大量时间和能耗。但必须承认这条路也有明显代价。GPU的SRAM小但它灵活程序员可以针对任意不规则算法手工优化可以写自定义kernel可以做稀疏化、剪枝、动态shape。Cerebras的编译器面对规则、静态形状的计算图非常高效但遇到动态分支、不规则稀疏计算、运行时才知道的shape变化编译期的静态调度就会变得非常吃力。资源利用率可能从90%跌到很低还很难优化——因为你没有CUDA那种底层控制手段。两种路线各有各的压榨哲学NVIDIA压榨的是程序员的时间和智慧让你在几十MB的SRAM上精打细算Cerebras压榨的是编译器的时间和智慧让你在几十GB的SRAM上躺平。从生态成熟度看NVIDIA显然赢了但从单芯片极致算力密度这个角度看Cerebras给出的答案有它独特的说服力。6. 真实落地与生态边界跑大模型和科学计算之外的问题6.1 在Condor Galaxy上跑什么大模型训练和科学计算Cerebras不是只在实验室里憋芯片它跟G42共建了Condor Galaxy超算集群用大量CS-2/CS-3系统搭建面向AI训练和科学计算的算力池。比较典型的落地场景包括大规模Transformer训练、分子动力学模拟、流体计算、气候模型这类规则网格计算。这类场景有一个共同点计算模式规则、通信模式可预测、数据结构是稠密的张量或规则网格。这些特性恰好是Cerebras编译器最喜欢的——编译期可以精确安排数据如何流动计算单元利用率能拉得很高。Cerebras官方的说法是用PyTorch写的模型不改代码就能在CS系列上运行实际体验下来对主流模型结构确实是接近开箱即用的。另一个隐藏优势是线性扩展。因为每台CS-2/CS-3本身就是一个完整的计算节点多台机器通过高速互联组合时通信模式和整体调度相对简单。Condor Galaxy这类集群的建设本质上是把单芯片极致能力复制成集群级算力池。6.2 这台机器不适合谁不规则计算和生态依赖如果你做的是大规模稀疏模型、图神经网络、或者带动态shape的推理服务Cerebras的架构并不会带来惊喜。静态编译的精神内核决定了它对运行时才知道的信息有天然劣势。编译器不知道该把稀疏数据放在哪个核上不知道该把动态分支的哪一路预放置这些不确定性会直接转化为大量的空闲周期和网络浪费。另外Cerebras的软件栈是闭源的、绑定自家Runtime的这意味着如果你需要自定义算子、调试底层行为、或者接入特殊框架后端难度比CUDA生态大得多。再加上单系统价格高昂、部署条件苛刻液冷、大功率机柜它注定不是大众开发者能随便玩的东西。我个人的观点是Cerebras真正的价值不在替代GPU而在证明一条不同的技术路径——当所有人都在往小芯片、chiplet方向走时一家公司敢用晶圆级设计把系统级压榨做到极致并且真的在超算集群里落地了这对整个AI硬件生态来说都是重要的参照系。如果你在做异构计算选型可以认真评估自己的工作负载是否规则、是否依赖大容量片上SRAM、能否接受闭源软件栈。如果这三个答案都是是Cerebras很可能是比GPU集群更高效的选择如果不是那它再性感也只能是个好看的展品。