PLFM_RADAR 开源相控阵雷达从克隆仓库到提交第一个 PR【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR第一次打开 PLFM_RADAR 仓库时你可能只看到一堆编号目录和二进制文件。别急这个项目本身就是一套完整的 onboarding 材料它是 AERIS-10一个 10.5 GHz 脉冲线性调频PLFM相控阵雷达硬件、STM32 固件、FPGA 信号处理和 Python 图形界面全部开源分 3kmNexus和 20kmExtended两个量程版本。这篇指南帮你在半小时内看懂仓库结构、跑通测试并找到一个适合你的参与入口。项目全貌一块雷达由哪些东西拼成双版本硬件Nexus 版用 8×16 贴片天线阵列Extended 版用 32×16 介质填充波导槽阵列加 QPA2962 GaN 功放均支持 ±45° 电子波束偏转加 360° 机械扫描。FPGA 实时处理链XC7A50T 完成 PLFM 发射波形生成、I/Q 下变频、CIC/FIR 抽取、脉冲压缩、Doppler FFT、MTI 和 CFAR 检测。STM32F746 系统管理上电时序、AD9523-1 时钟发生器、ADF4382 频率合成器、4×ADAR1000 相移器以及 GPS/IMU/步进电机。Python GUI9_Firmware/9_3_GUI/下有 TkinterV65和 PyQt6v7两个版本显示距离-多普勒图和地图。完整硬件文件KiCad 原理图、Gerber、BOM/CPL 全部开放硬件走 CERN-OHL-P 许可证软件走 MIT 许可证。PLFM_RADARAERIS-10相控阵雷达系统功能框图从 FPGA/DAC 发射链到 ADAR1000 相移器和 16 通道天线阵列的完整信号路径仓库代码结构目录是怎么组织的目录按数字编号排布一眼能分清硬件和软件边界PLFM_RADAR/ ├── 1_Project_Description/ # 项目描述文档 ├── 2_Functional Diagram Interconnection Matrices/ # 系统框图与连接矩阵 ├── 4_Schematics and Boards Layout/ # KiCad 原理图、PCB 与 Gerber 生产文件 ├── 5_Simulations/ # 天线、滤波器、波导等仿真脚本与工程 ├── 7_Components Datasheets and Application notes/ # 关键器件数据手册 ├── 8_Utils/Python/ # 雷达数据处理与波形生成脚本 ├── 9_Firmware/ │ ├── 9_1_Microcontroller/ # STM32 固件驱动库、算法、主程序与 host 单测 │ ├── 9_2_FPGA/ # Verilog RTL、constraints、tb 测试台、构建脚本 │ ├── 9_3_GUI/ # Python 雷达仪表盘V65 Tk / v7 PyQt6 │ └── tests/cross_layer/ # 跨层契约测试校验各层协议一致性 └── docs/ # HTML 文档站点架构、bring-up、报告纯素材目录图片、视频就不展开了8_Utils/里的实物照片和演示动图可以直接当阅读参考。上手准备克隆仓库并跑通 CI 的四套测试1.准备 Python 3.12 和uvVivado 与 STM32 工具链只在你要改 RTL 或固件时才需要。2.克隆仓库git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR3.用uv同步开发依赖并先过一遍 lint这是所有 Python 改动的第一道关uv sync uv run ruff check .4.把 CI 的四套测试在本地跑绿它们对应仓库CONTRIBUTING.md里列的四个检查项uv run pytest 9_Firmware/tests/cross_layer/test_cross_layer_contract.py -v cd 9_Firmware/9_2_FPGA bash run_regression.sh cd ../../.. cd 9_Firmware/9_1_Microcontroller/tests make clean make5.顺手读一遍docs/bring-up.html和docs/architecture.html它们记录了实际带板子调试时踩过的坑。参与路线从改界面到改信号处理流水线三档入口按你愿意投入的深度选。GUI 与工具链层适合 Python 开发者不用碰 Verilog 和 C。典型任务改进9_Firmware/9_3_GUI/v7/dashboard.py的距离-多普勒图渲染、地图叠加或诊断页用9_Firmware/9_3_GUI/radar_protocol.py里的 opcode 定义核对v7/hardware.py的解析逻辑完善8_Utils/Python/下的波形生成与 FFT 分析脚本。PLFM_RADAR 的 Python GUIRange-Doppler Map 主视图与 Pitch 校正后的目标检测列表MCU 固件层适合嵌入式开发者改的是外设驱动与系统管理逻辑单测可以直接在 PC 上用make跑。典型任务完善9_Firmware/9_1_Microcontroller/9_1_1_C_Cpp_Libraries/ADAR1000_Manager.cpp的相移器驱动与脉冲时序优化 ADS7830/DAC5578 的 Idq 闭环校准adf4382a_manager.c同目录给9_Firmware/9_1_Microcontroller/tests/里的驱动测试补对抗用例这里已有十几个test_bug*.c可以作为写法模板。FPGA RTL 层适合数字设计背景改的是信号处理流水线本身。典型任务优化9_Firmware/9_2_FPGA/frequency_matched_filter.v、doppler_processor.v的资源与流水线在9_Firmware/9_2_FPGA/tb/下补对抗性 testbench边界、竞争、复位中途都要覆盖。有一个硬约束要记住radar_system_top.v是全项目 opcode、位宽、复位默认值的唯一真相源任何跨层改动都以它为准。贡献工作流PLFM_RADAR 如何提交 PR从拉分支到合并按这个顺序走步骤动作具体检查1从develop拉特性分支main只放发布版本不要直接基于它开发2写代码并过风格检查uv run ruff check .PythonVerilog 用iverilog编译无告警3跑对应测试FPGAbash run_regression.shMCUmakeGUIuv run pytest test_GUI_V65_Tk.py test_v7.py -v契约uv run pytest 9_Firmware/tests/cross_layer/ -v4同步文档涉及行为变更时更新README.md或docs/下对应页面5推送并提 PRPR 目标分支填develop描述里写清改了什么、测了什么6响应 reviewCI 四个 jobpython-tests/mcu-tests/fpga-regression/cross-layer-tests必须全绿才能合并常见贡献方向三个当前最有价值的点GUI 硬件数据链路现状GUI 已支持 demo 模式回放test_radar_data.csv真实硬件链路基于 FT2232H/FT601但协议细节仍以 RTL 为准、文档较少。可改进点接通真实采集链路、按radar_protocol.py对齐 opcode 语义、把采集数据回灌到9_Firmware/9_3_GUI/的 cosim 工具里。相关文件9_Firmware/9_3_GUI/v7/hardware.py、9_Firmware/9_2_FPGA/usb_data_interface_ft2232h.v。FPGA 对抗性测试现状run_regression.sh已包含 lint、集成和 P0 对抗测试阶段但tb/下仍有新模块缺边界与复位用例。可改进点给cic_decimator_4x_enhanced.v、mti_canceller.v等模块补对抗性 testbench。相关文件9_Firmware/9_2_FPGA/run_regression.sh、9_Firmware/9_2_FPGA/tb/。天线与阵列仿真现状10.5 GHz 相控阵雷达的收发核心8×16 贴片阵和 32×16 介质填充波导槽阵的仿真脚本已就位但网格与材料模型还有优化空间。可改进点用5_Simulations/Antenna/下脚本复现辐射图改进波导槽阵列建模并用array_pattern_Kaiser25dB_like.py验证旁瓣抑制。相关文件5_Simulations/Antenna/Quartz_Waveguide.py、5_Simulations/array_pattern_Kaiser25dB_like.py。PLFM_RADAR 相控阵雷达硬件测试台测试仪器、16 通道功率放大器板与天线阵列实物旁边笔记本正在运行 Python GUI下一步先 clone 仓库按上面的命令把四套测试跑通然后到 issues 页面挑一个你能力范围内的问题动手。项目的所有讨论都发生在仓库的 issues 页面提问前先搜一遍避免重复建单。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考 PLFM_RADAR 开源相控阵雷达：从克隆仓库到提交第一个 PR
PLFM_RADAR 开源相控阵雷达从克隆仓库到提交第一个 PR【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR第一次打开 PLFM_RADAR 仓库时你可能只看到一堆编号目录和二进制文件。别急这个项目本身就是一套完整的 onboarding 材料它是 AERIS-10一个 10.5 GHz 脉冲线性调频PLFM相控阵雷达硬件、STM32 固件、FPGA 信号处理和 Python 图形界面全部开源分 3kmNexus和 20kmExtended两个量程版本。这篇指南帮你在半小时内看懂仓库结构、跑通测试并找到一个适合你的参与入口。项目全貌一块雷达由哪些东西拼成双版本硬件Nexus 版用 8×16 贴片天线阵列Extended 版用 32×16 介质填充波导槽阵列加 QPA2962 GaN 功放均支持 ±45° 电子波束偏转加 360° 机械扫描。FPGA 实时处理链XC7A50T 完成 PLFM 发射波形生成、I/Q 下变频、CIC/FIR 抽取、脉冲压缩、Doppler FFT、MTI 和 CFAR 检测。STM32F746 系统管理上电时序、AD9523-1 时钟发生器、ADF4382 频率合成器、4×ADAR1000 相移器以及 GPS/IMU/步进电机。Python GUI9_Firmware/9_3_GUI/下有 TkinterV65和 PyQt6v7两个版本显示距离-多普勒图和地图。完整硬件文件KiCad 原理图、Gerber、BOM/CPL 全部开放硬件走 CERN-OHL-P 许可证软件走 MIT 许可证。PLFM_RADARAERIS-10相控阵雷达系统功能框图从 FPGA/DAC 发射链到 ADAR1000 相移器和 16 通道天线阵列的完整信号路径仓库代码结构目录是怎么组织的目录按数字编号排布一眼能分清硬件和软件边界PLFM_RADAR/ ├── 1_Project_Description/ # 项目描述文档 ├── 2_Functional Diagram Interconnection Matrices/ # 系统框图与连接矩阵 ├── 4_Schematics and Boards Layout/ # KiCad 原理图、PCB 与 Gerber 生产文件 ├── 5_Simulations/ # 天线、滤波器、波导等仿真脚本与工程 ├── 7_Components Datasheets and Application notes/ # 关键器件数据手册 ├── 8_Utils/Python/ # 雷达数据处理与波形生成脚本 ├── 9_Firmware/ │ ├── 9_1_Microcontroller/ # STM32 固件驱动库、算法、主程序与 host 单测 │ ├── 9_2_FPGA/ # Verilog RTL、constraints、tb 测试台、构建脚本 │ ├── 9_3_GUI/ # Python 雷达仪表盘V65 Tk / v7 PyQt6 │ └── tests/cross_layer/ # 跨层契约测试校验各层协议一致性 └── docs/ # HTML 文档站点架构、bring-up、报告纯素材目录图片、视频就不展开了8_Utils/里的实物照片和演示动图可以直接当阅读参考。上手准备克隆仓库并跑通 CI 的四套测试1.准备 Python 3.12 和uvVivado 与 STM32 工具链只在你要改 RTL 或固件时才需要。2.克隆仓库git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR3.用uv同步开发依赖并先过一遍 lint这是所有 Python 改动的第一道关uv sync uv run ruff check .4.把 CI 的四套测试在本地跑绿它们对应仓库CONTRIBUTING.md里列的四个检查项uv run pytest 9_Firmware/tests/cross_layer/test_cross_layer_contract.py -v cd 9_Firmware/9_2_FPGA bash run_regression.sh cd ../../.. cd 9_Firmware/9_1_Microcontroller/tests make clean make5.顺手读一遍docs/bring-up.html和docs/architecture.html它们记录了实际带板子调试时踩过的坑。参与路线从改界面到改信号处理流水线三档入口按你愿意投入的深度选。GUI 与工具链层适合 Python 开发者不用碰 Verilog 和 C。典型任务改进9_Firmware/9_3_GUI/v7/dashboard.py的距离-多普勒图渲染、地图叠加或诊断页用9_Firmware/9_3_GUI/radar_protocol.py里的 opcode 定义核对v7/hardware.py的解析逻辑完善8_Utils/Python/下的波形生成与 FFT 分析脚本。PLFM_RADAR 的 Python GUIRange-Doppler Map 主视图与 Pitch 校正后的目标检测列表MCU 固件层适合嵌入式开发者改的是外设驱动与系统管理逻辑单测可以直接在 PC 上用make跑。典型任务完善9_Firmware/9_1_Microcontroller/9_1_1_C_Cpp_Libraries/ADAR1000_Manager.cpp的相移器驱动与脉冲时序优化 ADS7830/DAC5578 的 Idq 闭环校准adf4382a_manager.c同目录给9_Firmware/9_1_Microcontroller/tests/里的驱动测试补对抗用例这里已有十几个test_bug*.c可以作为写法模板。FPGA RTL 层适合数字设计背景改的是信号处理流水线本身。典型任务优化9_Firmware/9_2_FPGA/frequency_matched_filter.v、doppler_processor.v的资源与流水线在9_Firmware/9_2_FPGA/tb/下补对抗性 testbench边界、竞争、复位中途都要覆盖。有一个硬约束要记住radar_system_top.v是全项目 opcode、位宽、复位默认值的唯一真相源任何跨层改动都以它为准。贡献工作流PLFM_RADAR 如何提交 PR从拉分支到合并按这个顺序走步骤动作具体检查1从develop拉特性分支main只放发布版本不要直接基于它开发2写代码并过风格检查uv run ruff check .PythonVerilog 用iverilog编译无告警3跑对应测试FPGAbash run_regression.shMCUmakeGUIuv run pytest test_GUI_V65_Tk.py test_v7.py -v契约uv run pytest 9_Firmware/tests/cross_layer/ -v4同步文档涉及行为变更时更新README.md或docs/下对应页面5推送并提 PRPR 目标分支填develop描述里写清改了什么、测了什么6响应 reviewCI 四个 jobpython-tests/mcu-tests/fpga-regression/cross-layer-tests必须全绿才能合并常见贡献方向三个当前最有价值的点GUI 硬件数据链路现状GUI 已支持 demo 模式回放test_radar_data.csv真实硬件链路基于 FT2232H/FT601但协议细节仍以 RTL 为准、文档较少。可改进点接通真实采集链路、按radar_protocol.py对齐 opcode 语义、把采集数据回灌到9_Firmware/9_3_GUI/的 cosim 工具里。相关文件9_Firmware/9_3_GUI/v7/hardware.py、9_Firmware/9_2_FPGA/usb_data_interface_ft2232h.v。FPGA 对抗性测试现状run_regression.sh已包含 lint、集成和 P0 对抗测试阶段但tb/下仍有新模块缺边界与复位用例。可改进点给cic_decimator_4x_enhanced.v、mti_canceller.v等模块补对抗性 testbench。相关文件9_Firmware/9_2_FPGA/run_regression.sh、9_Firmware/9_2_FPGA/tb/。天线与阵列仿真现状10.5 GHz 相控阵雷达的收发核心8×16 贴片阵和 32×16 介质填充波导槽阵的仿真脚本已就位但网格与材料模型还有优化空间。可改进点用5_Simulations/Antenna/下脚本复现辐射图改进波导槽阵列建模并用array_pattern_Kaiser25dB_like.py验证旁瓣抑制。相关文件5_Simulations/Antenna/Quartz_Waveguide.py、5_Simulations/array_pattern_Kaiser25dB_like.py。PLFM_RADAR 相控阵雷达硬件测试台测试仪器、16 通道功率放大器板与天线阵列实物旁边笔记本正在运行 Python GUI下一步先 clone 仓库按上面的命令把四套测试跑通然后到 issues 页面挑一个你能力范围内的问题动手。项目的所有讨论都发生在仓库的 issues 页面提问前先搜一遍避免重复建单。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考