简介本资源是一个面向电子工程、信号处理及嵌入式系统方向学习者与工程师的二阶Σ-Δ模数转换器ADCSimulink建模仿真包聚焦高分辨率低速ADC设计核心原理——过采样、噪声整形与动态性能优化。压缩包共7个文件含6个Simulink模型文件.mdl覆盖连续/离散域下的一阶与二阶Σ-Δ结构含带噪声整形的CT/DT变体以及1个MATLAB脚本.m用于参数配置或性能分析总大小仅36KB轻量易导入、便于教学演示与算法验证。已有476人下载学习适用于高校课程实验、毕业设计仿真验证及ADC架构预研。用户可直接运行模型观察量化噪声分布、信噪比变化与输出频谱特性深入理解积分器级联、反馈环路稳定性及数字抽取滤波等关键环节为实际硬件实现提供可调参、可扩展的理论验证平台。 前阵子整理手头一个ADC建模项目文件夹里躺着一个ADC2.rar的压缩包里面是第二版修过的MATLAB脚本加Simulink模型。这个项目核心做的就是Sigma-Delta ADC的行为级建模仿真工具链是MATLAB加Simulink。搞数据转换器的朋友应该都有同感架构选型、性能评估、参数调试光靠公式推导很难一步到位Simulink里把模型搭起来跑一圈很多问题当场就有数了。这篇文章不打算讲那种教科书式的原理复述而是把整个建模过程摊开从噪声整形怎么影响SNR到Simulink里每一步怎么搭再到怎么从比特流里把ENOB算准最后附上我踩过的坑和排查思路。适合三种人看正在做Sigma-Delta ADC课题的学生需要快速验证算法架构的工程师以及想用Simulink做信号链仿真又没摸清门道的朋友。1. 为什么这个ADC模型值得好好搭1.1 行为级模型到底在模拟什么说起ADC建模很多人的第一反应是拿Cadence或者Spectre去做晶体管级仿真把开关电容、运放、比较器一个个搭出来。这种级别的仿真精度确实高但代价是仿真速度慢得吓人。一个二阶Sigma-Delta调制器跑上万个采样点可能要好几天。而行为级模型不一样它不关心每个管子工作在哪个区只看积分器、量化器、反馈DAC在输入输出层面怎么传递信号。说白了行为级模型是站在系统工程师的视角看问题给定一个输入正弦波经过积分器、量化器、反馈环路之后输出比特流里信号和噪声的分布是什么样。这个视角下Sigma-Delta调制器可以被抽象成几个关键模块的组合——离散积分器、1-bit量化器、单位延迟反馈以及一组可调的环路系数。Simulink里面把这几块搭起来仿真是瞬时完成的。我这次项目的第一版是完全用MATLAB脚本写的差分方程一层层算下来结果虽然正确但问题是很难做交互式调试。比如我想看看第一个积分器输出波形在哪个时间段饱和了脚本模式下得自己画图找。而Simulink模型可以直接把Scope挂上去随时盯任何一个节点的信号。到了第二版就是ADC2.rar里的内容我彻底转到了Simulink建模效率和可维护性都提升了一大截。1.2 Simulink建模相比代码建模的直接优势用Simulink做Sigma-Delta建模有几个实际收益是用了之后才体会到的。第一是模块化带来的清晰度。积分器、增益、求和、量化器、延迟每个功能都是独立模块环路的信号流一眼就能看懂。代码模式下一长串差分方程排在那里过一个月自己回来都要重新捋一遍。Simulink模型则可以在模型图上直接标注系数参数修改实时反映在结构里。第二是参数扫描方便。Simulink里可以用Simulink Design Optimization或者单纯写个for循环配合set_param批量改参数跑十组系数对比稳定性和SNR非常方便。这个在第3节实操里我会详细讲。第三是后续扩展容易。行为级模型验证通过后可以把量化器换成多bit版本把理想积分器换成带噪声的模型甚至可以加上开关电容的KT/C噪声、时钟抖动等非理想因素。这些在Simulink里都是加模块的事脚本模式下就得重新改代码逻辑。第四是数据后处理省事。Simulink可以用To Workspace模块直接把比特流导到MATLAB工作区接着用MATLAB做PSD分析、SNR计算链路是通的。1.3 这次项目的整体思路与文件组织简单交代一下ADC2.rar里整体的组织逻辑。压缩包里主要包含一个sd_sim_1st.slx一阶调制器模型、一个sd_sim_2nd.slx二阶调制器模型、一个sd_analysis.m性能分析脚本还有几个用于批量仿真的辅助函数。整个项目的推进思路非常直白先把规格定下来信号带宽、过采样率、目标SNR用理论公式估算阶数和OSR然后在Simulink里搭模型跑仿真用MATLAB脚本从比特流算出实际SNR和ENOB对比理论值最后根据结果微调系数。完整的闭环链路就是理论推导→行为级建模→仿真验证→参数迭代整个过程一两天内就能跑通。2. 建模前必须算清楚的这几个参数2.1 过采样率、信噪比和有效位数之间的账Sigma-Delta ADC最大的特点就是以时间换精度。它不需要像SAR ADC那样做高精度电容阵列匹配而是用远高于奈奎斯特频率的采样率把量化噪声推高频段再用数字滤波器把带外噪声滤掉。这个推噪声的过程叫噪声整形是通过环路里的积分器实现的。建模之前这张账必须算清楚。对于1-bit量化器的L阶Sigma-Delta调制器理想SNR单位dB可以用下面这个公式估算SNR ≈ 6.02N 1.76 (20L 10)log10(OSR) - 10log10(π^(2L)/(2L1))这里N是量化器位数1-bit量化器取N1L是调制器阶数OSR是过采样率等于采样频率fs除以奈奎斯特频率也就是信号带宽的两倍或信号带宽为fb时OSR fs/(2fb)。这个公式是建模前的第一道计算题。举个例子二阶调制器L2、1-bit量化器N1、OSR64时理想SNR算出来大约是85dB左右对应ENOB约13.8bit。如果OSR提到256SNR能到115dB量级对应ENOB接近19bit。当然这是理想值实际会因为系数设置、稳定性余量、非理想噪声打个折扣。但至少建模之前心里有个数我这个OSR和阶数理论上限在哪里。每个倍频程OSR也就是OSR翻倍能换来的SNR提升也很值得记一阶调制器约9dB二阶约15dB三阶约21dB。这几组数字在评估方案时特别有用——如果目标SNR差一点优先考虑升OSR还是升阶数这笔账一算就知道。2.2 调制器阶数与稳定性约束阶数越高噪声整形越陡理论上SNR越高。但问题来了高阶Sigma-Delta调制器有稳定性约束。一阶、二阶调制器只要输入幅度不超过满幅基本稳定三阶以上就需要仔细设计系数整个环路才不至于在某些输入幅度下陷入极限环或者振荡。具体到建模仿真最直接的体现就是NTF噪声传递函数的峰值增益。工程上通常要求NTF的最大增益小于一定值比如1.5到2否则调制器在大输入信号下容易不稳定。实际操作中很多设计者会用DelSig Toolbox这类工具来辅助设计NTF然后把设计好的环路系数拿到Simulink里搭建验证。我在这个项目里选的是二阶结构原因很简单一阶的噪声整形效果太弱OSR要拉很高才能达到目标仿真点数暴增三阶以上在行为级验证阶段容易因为系数设置不当出现不稳定排查起来麻烦。二阶是噪声整形效果和稳定性之间最稳妥的平衡点适合把完整流程跑通。2.3 结构选型CIFB和CIFF怎么挑同样的二阶调制器在Simulink里可以按不同拓扑搭建。最常见的是CIFB级联积分器反馈结构和CIFF级联积分器前馈结构两种。CIFB结构把反馈信号分别送到每一级积分器的输入端优点是积分器输出摆幅相对可控对运放摆幅要求低但缺点是系数容易有分立的电阻电容比实际实现时对元件精度要求高。CIFF结构则是把各级积分器输出前馈到量化器前的求和点输入信号本身也有一条前馈路径积分器只需要处理量化误差信号所以积分器输出摆幅很小对内部运放的线性度要求更低在很多高精度Sigma-Delta ADC里更受青睐。从Simulink建模角度两者差别其实不大就是几个求和点和增益模块的连接方式不同。但选型会影响后续往模型里加非理想因素时的复杂度所以我建议在动手之前先想清楚自己要哪种拓扑。我这次用的是CIFF一方面是想把积分器输出摆幅压小一点方便后面加非理想噪声时信号不这么快饱和另一方面也是想验证一下CIFF结构在Simulink里的搭建流程。如果你追求参数更接近实际芯片CIFB会更适合。2.4 参数规划表示例建模前我把关键参数整理成一张表照着这张表去搭建模型不容易漏项参数符号取值说明调制器阶数L2选择二阶结构量化器位数N11-bit比较器输出±1过采样率OSR64可调参数仿真用64测试采样频率fs1 MHz归一化仿真取1也可以信号频率fin相干采样条件计算fin M * fs / N_fft信号幅度A0.5 V低于满幅留稳定余量理论SNR-约85 dB用理想公式估算仿真点数N_fft163842的幂方便FFT这里有个关键点要重点说明信号幅度一定不能取满幅。特别是二阶以上的调制器满幅输入很容易触发不稳定仿真跑出来比特流里会出现明显的周期振荡SNR暴跌。通常取满幅的一半到三分之二比较稳妥。我一般用0.5V满幅假设为±1V既保证不触发稳定问题又不会让信号功率太小导致SNR分析时信号被噪声淹没。3. Simulink搭建Sigma-Delta调制器实录3.1 在Simulink里跑通一阶Sigma-Delta调制器闭环先讲最基础的一阶结构这是我每次搭高阶模型之前的冒烟测试步骤。一阶调制器模型很小但整个闭环的关键模块都在里面。打开Simulink新建一个空白模型按下面这几步操作拖一个Sum模块作为输入信号与反馈信号的求差节点。双击配置符号为|-第一个输入为正第二个输入为负。拖一个Discrete-Time Integrator采样时间填1/fs如果fs1MHz就填1e-6积分方法选Forward Euler。这一步对应z域里的z^(-1)/(1-z^(-1))传递函数。拖一个Sign模块作为1-bit量化器输出为±1。拖一个单位延迟Unit Delay模块采样时间同样填1/fs放在量化器输出到反馈Sum之间。这个模块很关键它同时承担了DAC反馈的延迟建模作用也帮你避免了代数环问题。信号源用Sine Wave幅度设0.5频率按相干采样设置算好。最后用To Workspace模块把量化器输出导出去变量名设为bits_out。跑仿真之前把求解器设成离散discrete因为整个模型都是离散模块强行用连续求解器只会增加无谓的计算开销。仿真时间设为N_fft / fs。跑完以后把bits_out拉到MATLAB工作区这个一阶闭环就算通了。验证手段非常直接算一下bits_out里符号翻转的比例在输入正弦波正半周期内量化器输出应该以1为主负半周期以-1为主而且翻转模式呈现明显的疏密变化密度调制。如果看到这个现象说明闭环和噪声整形已经工作起来了。3.2 二阶调制器关键模块的参数设置细节一阶闭环通了以后升到二阶就顺理成章。二阶CIFF结构的Simulink实现核心是在一阶基础上再加一级积积分器并把两路前馈系数连接到量化器前的求和点。我搭模型时的具体配置如下第一级积分器模块参数与一阶相同采样时间1/fsForward Euler。第二级积分器参数同上输入连第一级积分器输出。前馈求和量化器前的Sum模块需要多个输入端口。第一路是输入信号乘以系数b1前馈系数用于把信号直接送到量化器之前保证STF平坦第二路是第一级积分器输出乘以a1第三路是第二级积分器输出乘以a2。反馈路径量化器输出经过Unit Delay后反馈到第一级积分器的输入求和点负端同时也可以选择反馈到第二级的输入端取决于你设计的NTF形式。关于系数的取值有几个经验值可以参考。对于二阶CIFF结构一组比较常用的系数是a10.5、a20.25、b10.5或者按目标NTF零点设计出来的归一化系数。在Simulink里这些系数就是Gain模块的Gain参数改成什么值就代表什么环路拓扑特性。这里有个非常容易踩的坑第一级积分器输入端的Sum模块输入信号和反馈信号同时进入时反馈符号一定不能搞反。如果反馈接成同相环路变成正反馈模型跑出来输出直接方波化SNR分析毫无意义。每次改模型前我都会花十秒钟检查一下反馈环路的符号方向。3.3 激励源、仿真时间与数据导出怎么配置仿真参数是整个项目的重要环节配置不对后面的SNR分析全是白做。激励源方面我用的是Simulink自带的Sine Wave模块但频率不是随意取的。为了后续FFT分析不泄漏需要满足相干采样的条件fin M * fs / N_fft其中M是整数最好是与N_fft互质的质数N_fft是FFT点数。我常用的组合是N_fft16384fs1MHz取M4093那么fin 4093 * 1e6 / 16384 ≈ 249817.8 Hz。看起来是个奇怪的频率但正是这种频率才能保证采样的N_fft个点恰好覆盖整数个信号周期FFT不会出现频谱泄漏。仿真时间设为N_fft / fs也就是16.384ms。跑完之后To Workspace导出的数据点正好是16384个直接对应FFT点数。另外我习惯在Simulink配置里设置一个仿真停止条件或者额外的延时输入让调制器先预热一段时间再正式记录数据——实际操作中可以看到刚开始的几个采样点处于瞬态建立过程如果直接计入FFT分析低频段会产生明显的人为噪声。数据导出方面To Workspace模块的变量名我固定用bits_out数据格式选数组Array采样时间设为1/fs。这样导出的就是一个长度为N_fft的列向量后面的MATLAB脚本可以直接用。3.4 搭建中的几个关键细节代数环、离散步长和输出值范围搭建过程中有几个细节决定成败单独拎出来说。代数环Algebraic Loop是Simulink里Sigma-Delta建模最常见的报错。出现的原因是反馈路径中没有任何延迟模块导致某个信号在同一个采样时刻内需要同时作为输入和输出。解决办法很简单在反馈路径上插一个Unit Delay或者在Sum模块设置里加入初始条件来处理反馈。Sigma-Delta本身的离散特性正好支持这种延迟建模所以这不是理论问题纯粹是建模技巧。离散步长的设置需要全局统一。所有离散模块的采样时间必须一致否则Simulink的多速率离散仿真会引入莫名其妙的周期误差。我习惯在模型根层用一个常量比如Ts变量定义采样时间所有模块的采样时间引用这个变量这样改采样率只需要改一处。量化器输出值范围也值得留个心。Sign模块输出的是±1如果后续要模拟实际DAC反馈的满幅电压比如±Vref需要在反馈路径上加一个增益模块把±1映射到±Vref。我为了便于对比理论公式直接把Vref归一化为1整个模型所有信号都工作在归一化幅度下分析起来清爽很多。4. 从比特流看性能SNR和ENOB的评估流程4.1 相干采样和数据预处理仿真跑完手上有16384个比特流数据点。直接对这些点做FFT然后算SNR是常见的错误做法。原因很简单Simulink初始瞬态产生的非稳态数据混在里面会把低频段频谱抬高。正确的预处理流程是取数据的中段稳定区域。比如总共导出了16384点前三十分之一约547点舍弃只取后面的15500点左右用于分析。这样虽然FFT点数不再是2的幂但处理起来没有影响甚至更真实。如果你的仿真没按相干采样配置那FFT之前必须加窗比如Hanning窗或者Blackman-Harris窗。但加窗会改变噪声带宽的计算逻辑SNR算出来需要修正。所以我强烈建议从一开始就按相干采样条件设置信号频率省去一堆后处理麻烦。4.2 用PSD计算SNR的完整流程算SNR的核心思路是对时域比特流做FFT得到幅度谱然后把信号频段的功率算出来再把除信号以外的噪声功率积分两者相除。我习惯在MATLAB里写一个calc_snr.m函数流程如下去掉初始瞬态数据得到data向量。对data做FFT取前一半单边谱计算功率谱密度。找到信号bin就是fin对应的那一个FFT bin把信号功率记为Ps。信号bin左右各留几个bin的保护区一般±3~5个bin把保护区内的功率排除。剩下的所有bin的功率累加记为Pn包含量化噪声和整形噪声。SNR 10 * log10(Ps / Pn)ENOB (SNR - 1.76) / 6.02。有个细节计算噪声功率时要不要加窗如果严格满足相干采样可以直接用矩形窗等效于不加窗SNR算出来最准确。如果数据长度不是信号周期的整数倍就必须加窗并把噪声带宽归一化ENBW因子修正。这也是为什么我总是强调相干采样的重要性——它让后面的SNR计算简洁可靠。4.3 仿真结果与理论值的对照以我上面配置的二阶CIFF模型、OSR64为例仿真跑完算出来的SNR大概在75~80dB之间理想公式给的是85dB左右差距约5~10dB。这个差距是正常的主要来源三个一是CIFF系数并非按照理想NTF最优设计环路系数带来的噪声整形效果略逊于理论极限二是信号幅度取0.5V而非满幅信号功率本身小了一截三是有限仿真点数导致的频谱估计误差。如果SNR偏差超过15dB那多半不是正常差距而是模型有bug。排查顺序是先看输出波形是否正常密度调制再看PSD曲线里信号附近有没有不该有的杂散最后检查是不是仿真瞬态数据没去掉。我提供一个经验判据一阶调制器OSR64时理论约57dB实测做到50~54dB是正常的。二阶调制器OSR64实测75~80dB正常。低于这些范围就要怀疑模型搭建或者SNR算法有问题。4.4 非理想因素怎么往模型里加行为级建模的价值在于快速迭代验证完理想模型之后往里面加非理想因素是水到渠成的事。这里简单列几个我常加的非理想模块积分器泄漏给每个理想积分器并联一个小的泄漏因子比如0.999模拟有限运放增益导致的积分器泄漏。加完以后观察SNR下降多少可以评估运放增益需求。开关电容噪声KT/C在每个积分器的输入端加一个白噪声源噪声功率按kBT/C估算。这个参数直接影响低功耗设计的C值选择。时钟抖动jitter让DAC反馈的采样时刻带随机抖动在Unit Delay前加一个随机延迟扰动模块。效果是带内噪声基底抬高对高频输入尤其明显。比较器失调在Sign模块输入前加一个固定偏置模拟比较器电压失调。一阶调制器对失调不敏感高阶随输入信号有相关性效果不同。具体加非理想模块时控制变量是关键。一次只加一种非理想因素跑一次SNR记录下降量。这样能清楚知道哪种非理想因素是当前性能瓶颈后续设计优化时才有方向。5. 建模中踩过的坑和排查思路5.1 积分器饱和导致结果完全失真最典型的现象是模型搭完跑起来比特流看起来像是方波密度调制完全消失SNR算出来是负的。排查之后发现是积分器输出饱和了。Sigma-Delta调制器内部的积分器本质上是对误差信号的累积。当输入信号幅度过大或者系数设置偏大时积分器输出会不断积分到运算放大器的电源轨。在行为级模型里Discrete-Time Integrator的积分上限默认是无穷大不会饱和但输出值会变得非常大导致量化器输入长期处于正向饱和区间环路失去反馈调节能力。解决办法有三条一是把输入信号幅度降下来比如从0.9V降到0.5V二是调整环路系数降低积分器路径的增益三是给Discrete-Time Integrator设置饱和度输出限幅在模块参数里选Limit output上下限设为±Vref。我建议排查顺序是先看各积分器输出波形确认是不是积分器输出异常再决定用哪条方案。一般来说降输入幅度最快但治本方案是调整系数。5.2 仿真跑得太慢Simulink仿真Sigma-Delta模型理论上速度很快有时候慢得离谱大概率是求解器配置出了问题。第一个坑模型里混入了连续模块。比如把信号源用成了连续时间的Sine WaveSimulink就会自动切换到变步长连续求解器每一步都要做误差控制速度骤降。解决办法是把Sine Wave的采样时间设为Ts强制离散采样。第二个坑数据记录模块用了高采样间隔。To Workspace如果设置为按连续时间采样会把每个求解器步长都记录下来数据量爆炸。要显式设置采样时间为Ts只记录需要的离散点。第三个坑仿真停了但工作区数据巨大。16384个点不算多但如果To Workspace没设置好导出的可能是每个求解器子步的数据处理起来内存开销大。设置对了之后仿真应该在几秒内跑完。5.3 频谱出现杂散和音调比特流里如果出现明显的音调tonalPSD在特定频率出现尖峰不是信号本身而是调制器性能劣化的信号。一阶调制器最容易出现音调问题因为1-bit量化器与输入信号耦合时会产生与输入相关的模式噪声。这在高精度应用里很致命。解决方法是加dither抖动常见做法是在量化器输入前加一个幅度很小的随机信号约0.1~0.5个LSB打破量化模式与输入信号的相关性。二阶以上的音调问题相对少但高阶调制器在特定输入幅度下可能进入极限环PSD出现离散尖峰。排查时先把输入幅度扫一遍比如从0.1V到0.9V如果某些幅度下出现尖峰而其他幅度正常基本可以确定是极限环问题。这时要调系数或者加dither或者直接提高调制器阶数和更优化的NTF设计。5.4 系数缩放经验最后分享一个调试系数的实操经验。我在改系数的时候一般遵循等比例渐变原则每次只动一个系数变化幅度控制在10%~20%跑一次仿真看SNR记录结果再决定下一步。一次改多个系数的问题是如果SNR变差了你不知道是哪个系数造成的。另外给系数设边界很重要。a1、a2这类前馈系数通常都在0~1范围内如果出现大于2的值基本可以断定设计有误不要盲目增加积分器增益去追SNR。增益太高不仅仅影响稳定性还会放大积分器内部的非理想噪声事倍功半。我在调试过程中养成一个习惯为每组系数做个MATLAB保存点文件命名包含SNR和系数值比如run_a1_0.5_a2_0.25_snr78.mat。这样批量调参后回头看数据都在不用重新跑仿真。6. 从模型走向工程落地6.1 后端的抽取滤波器设计Sigma-Delta ADC的输出是高速1-bit比特流只是个中间产物要得到真正的数字输出还必须经过抽取滤波器——先低通滤掉带外整形噪声再做降采样。搭建好调制器模型后设计抽取滤波器是顺理成章的下一步。最常见的选择是CIC级联积分梳状滤波器因为在1-bit输入下不需要乘法器硬件实现便宜。对于二阶调制器CIC阶数需要L13阶才能匹配噪声整形的衰减特性。在Simulink里可以直接用DSP System Toolbox里的CIC Decimation模块做仿真验证。先把调制器比特流灌进去然后看输出端的SNR确认抽取后的信噪比与带内理论值一致。如果差得多多半是CIC阶数不够或者滤波器通带滚降严重需要加补偿滤波器。6.2 与MCU采集链路的衔接看到这里你可能要问这个Simulink模型跟实际MCU里跑ADC采集有什么关系其实关系非常大。如今很多MCU包括STM32系列内置的是SAR型ADC通过多通道扫描、循环采样DMA的方式做连续数据采集。SAR ADC本身不做噪声整形所以处理这类数据主要靠软件滤波比如C语言里的算术平均、滑动平均、中位值滤波、一阶低通滤波等。这些滤波算法的参数怎么定很大程度上依赖于对信号和噪声频段的判断——这正好是Simulink建模能提供的价值你可以先把系统级信号链在Simulink里跑通明确噪声分布和所需滤波阶数然后把已经验证过的滤波参数直接翻译成C代码部署到MCU上。我遇到不少项目MCU侧ADC采出来的数据毛刺很大工程师换个滤波参数试试运气成分居多。如果事先在Simulink里把信号链建模、把噪声底摸清楚落地时会从容很多。模型里验证过的一阶低通截止频率、CIC抽取值、滑动窗口长度都是可以直接迁移到嵌入式代码里的参数。6.3 跨场景不同ADC架构建模的通用方法最后说一点心得体会。Sigma-Delta只是ADC家族里的一支但用Simulink做行为级建模的方法论是通用的。不管什么架构的ADCSAR、Flash、Pipeline、Sigma-Delta建模思路都是同一个流程先拆解架构的核心信号链把理想行为用模块搭出来跑仿真确认行为正确再逐个加入非理想因素噪声、失调、时钟抖动、非线性观察系统指标的变化最后做参数扫描找到满足规格的最优设计点。这套方法论的优势在项目迭代中体现得很明显改架构、改参数、评估性能都是快速仿真搞定不用每次都推倒重来。我现在的习惯是任何ADC相关的项目无论最终要不要流片都先用Simulink做一版行为级模型先把架构和参数空间摸清再进入下一阶段设计。最后再分享一个实际感受行为级建模这件事看着简单但真正把每个模块、每个系数、每个后处理算法吃透需要反复调试和记录。我建议你拿到任何一个ADC模型先别急着改参数把默认配置跑通把仿真结果和理论公式对照一遍再开始调参。我这次做ADC2.rar里的第二版模型就是在第一版基础上重新梳理了系数、加了完整的SNR分析脚本整体调试效率高了很多。这步基础工作省不得。本文还有配套的精品资源点击获取 Sigma-Delta ADC行为级建模：基于Simulink的噪声整形与ENOB仿真实践
简介本资源是一个面向电子工程、信号处理及嵌入式系统方向学习者与工程师的二阶Σ-Δ模数转换器ADCSimulink建模仿真包聚焦高分辨率低速ADC设计核心原理——过采样、噪声整形与动态性能优化。压缩包共7个文件含6个Simulink模型文件.mdl覆盖连续/离散域下的一阶与二阶Σ-Δ结构含带噪声整形的CT/DT变体以及1个MATLAB脚本.m用于参数配置或性能分析总大小仅36KB轻量易导入、便于教学演示与算法验证。已有476人下载学习适用于高校课程实验、毕业设计仿真验证及ADC架构预研。用户可直接运行模型观察量化噪声分布、信噪比变化与输出频谱特性深入理解积分器级联、反馈环路稳定性及数字抽取滤波等关键环节为实际硬件实现提供可调参、可扩展的理论验证平台。 前阵子整理手头一个ADC建模项目文件夹里躺着一个ADC2.rar的压缩包里面是第二版修过的MATLAB脚本加Simulink模型。这个项目核心做的就是Sigma-Delta ADC的行为级建模仿真工具链是MATLAB加Simulink。搞数据转换器的朋友应该都有同感架构选型、性能评估、参数调试光靠公式推导很难一步到位Simulink里把模型搭起来跑一圈很多问题当场就有数了。这篇文章不打算讲那种教科书式的原理复述而是把整个建模过程摊开从噪声整形怎么影响SNR到Simulink里每一步怎么搭再到怎么从比特流里把ENOB算准最后附上我踩过的坑和排查思路。适合三种人看正在做Sigma-Delta ADC课题的学生需要快速验证算法架构的工程师以及想用Simulink做信号链仿真又没摸清门道的朋友。1. 为什么这个ADC模型值得好好搭1.1 行为级模型到底在模拟什么说起ADC建模很多人的第一反应是拿Cadence或者Spectre去做晶体管级仿真把开关电容、运放、比较器一个个搭出来。这种级别的仿真精度确实高但代价是仿真速度慢得吓人。一个二阶Sigma-Delta调制器跑上万个采样点可能要好几天。而行为级模型不一样它不关心每个管子工作在哪个区只看积分器、量化器、反馈DAC在输入输出层面怎么传递信号。说白了行为级模型是站在系统工程师的视角看问题给定一个输入正弦波经过积分器、量化器、反馈环路之后输出比特流里信号和噪声的分布是什么样。这个视角下Sigma-Delta调制器可以被抽象成几个关键模块的组合——离散积分器、1-bit量化器、单位延迟反馈以及一组可调的环路系数。Simulink里面把这几块搭起来仿真是瞬时完成的。我这次项目的第一版是完全用MATLAB脚本写的差分方程一层层算下来结果虽然正确但问题是很难做交互式调试。比如我想看看第一个积分器输出波形在哪个时间段饱和了脚本模式下得自己画图找。而Simulink模型可以直接把Scope挂上去随时盯任何一个节点的信号。到了第二版就是ADC2.rar里的内容我彻底转到了Simulink建模效率和可维护性都提升了一大截。1.2 Simulink建模相比代码建模的直接优势用Simulink做Sigma-Delta建模有几个实际收益是用了之后才体会到的。第一是模块化带来的清晰度。积分器、增益、求和、量化器、延迟每个功能都是独立模块环路的信号流一眼就能看懂。代码模式下一长串差分方程排在那里过一个月自己回来都要重新捋一遍。Simulink模型则可以在模型图上直接标注系数参数修改实时反映在结构里。第二是参数扫描方便。Simulink里可以用Simulink Design Optimization或者单纯写个for循环配合set_param批量改参数跑十组系数对比稳定性和SNR非常方便。这个在第3节实操里我会详细讲。第三是后续扩展容易。行为级模型验证通过后可以把量化器换成多bit版本把理想积分器换成带噪声的模型甚至可以加上开关电容的KT/C噪声、时钟抖动等非理想因素。这些在Simulink里都是加模块的事脚本模式下就得重新改代码逻辑。第四是数据后处理省事。Simulink可以用To Workspace模块直接把比特流导到MATLAB工作区接着用MATLAB做PSD分析、SNR计算链路是通的。1.3 这次项目的整体思路与文件组织简单交代一下ADC2.rar里整体的组织逻辑。压缩包里主要包含一个sd_sim_1st.slx一阶调制器模型、一个sd_sim_2nd.slx二阶调制器模型、一个sd_analysis.m性能分析脚本还有几个用于批量仿真的辅助函数。整个项目的推进思路非常直白先把规格定下来信号带宽、过采样率、目标SNR用理论公式估算阶数和OSR然后在Simulink里搭模型跑仿真用MATLAB脚本从比特流算出实际SNR和ENOB对比理论值最后根据结果微调系数。完整的闭环链路就是理论推导→行为级建模→仿真验证→参数迭代整个过程一两天内就能跑通。2. 建模前必须算清楚的这几个参数2.1 过采样率、信噪比和有效位数之间的账Sigma-Delta ADC最大的特点就是以时间换精度。它不需要像SAR ADC那样做高精度电容阵列匹配而是用远高于奈奎斯特频率的采样率把量化噪声推高频段再用数字滤波器把带外噪声滤掉。这个推噪声的过程叫噪声整形是通过环路里的积分器实现的。建模之前这张账必须算清楚。对于1-bit量化器的L阶Sigma-Delta调制器理想SNR单位dB可以用下面这个公式估算SNR ≈ 6.02N 1.76 (20L 10)log10(OSR) - 10log10(π^(2L)/(2L1))这里N是量化器位数1-bit量化器取N1L是调制器阶数OSR是过采样率等于采样频率fs除以奈奎斯特频率也就是信号带宽的两倍或信号带宽为fb时OSR fs/(2fb)。这个公式是建模前的第一道计算题。举个例子二阶调制器L2、1-bit量化器N1、OSR64时理想SNR算出来大约是85dB左右对应ENOB约13.8bit。如果OSR提到256SNR能到115dB量级对应ENOB接近19bit。当然这是理想值实际会因为系数设置、稳定性余量、非理想噪声打个折扣。但至少建模之前心里有个数我这个OSR和阶数理论上限在哪里。每个倍频程OSR也就是OSR翻倍能换来的SNR提升也很值得记一阶调制器约9dB二阶约15dB三阶约21dB。这几组数字在评估方案时特别有用——如果目标SNR差一点优先考虑升OSR还是升阶数这笔账一算就知道。2.2 调制器阶数与稳定性约束阶数越高噪声整形越陡理论上SNR越高。但问题来了高阶Sigma-Delta调制器有稳定性约束。一阶、二阶调制器只要输入幅度不超过满幅基本稳定三阶以上就需要仔细设计系数整个环路才不至于在某些输入幅度下陷入极限环或者振荡。具体到建模仿真最直接的体现就是NTF噪声传递函数的峰值增益。工程上通常要求NTF的最大增益小于一定值比如1.5到2否则调制器在大输入信号下容易不稳定。实际操作中很多设计者会用DelSig Toolbox这类工具来辅助设计NTF然后把设计好的环路系数拿到Simulink里搭建验证。我在这个项目里选的是二阶结构原因很简单一阶的噪声整形效果太弱OSR要拉很高才能达到目标仿真点数暴增三阶以上在行为级验证阶段容易因为系数设置不当出现不稳定排查起来麻烦。二阶是噪声整形效果和稳定性之间最稳妥的平衡点适合把完整流程跑通。2.3 结构选型CIFB和CIFF怎么挑同样的二阶调制器在Simulink里可以按不同拓扑搭建。最常见的是CIFB级联积分器反馈结构和CIFF级联积分器前馈结构两种。CIFB结构把反馈信号分别送到每一级积分器的输入端优点是积分器输出摆幅相对可控对运放摆幅要求低但缺点是系数容易有分立的电阻电容比实际实现时对元件精度要求高。CIFF结构则是把各级积分器输出前馈到量化器前的求和点输入信号本身也有一条前馈路径积分器只需要处理量化误差信号所以积分器输出摆幅很小对内部运放的线性度要求更低在很多高精度Sigma-Delta ADC里更受青睐。从Simulink建模角度两者差别其实不大就是几个求和点和增益模块的连接方式不同。但选型会影响后续往模型里加非理想因素时的复杂度所以我建议在动手之前先想清楚自己要哪种拓扑。我这次用的是CIFF一方面是想把积分器输出摆幅压小一点方便后面加非理想噪声时信号不这么快饱和另一方面也是想验证一下CIFF结构在Simulink里的搭建流程。如果你追求参数更接近实际芯片CIFB会更适合。2.4 参数规划表示例建模前我把关键参数整理成一张表照着这张表去搭建模型不容易漏项参数符号取值说明调制器阶数L2选择二阶结构量化器位数N11-bit比较器输出±1过采样率OSR64可调参数仿真用64测试采样频率fs1 MHz归一化仿真取1也可以信号频率fin相干采样条件计算fin M * fs / N_fft信号幅度A0.5 V低于满幅留稳定余量理论SNR-约85 dB用理想公式估算仿真点数N_fft163842的幂方便FFT这里有个关键点要重点说明信号幅度一定不能取满幅。特别是二阶以上的调制器满幅输入很容易触发不稳定仿真跑出来比特流里会出现明显的周期振荡SNR暴跌。通常取满幅的一半到三分之二比较稳妥。我一般用0.5V满幅假设为±1V既保证不触发稳定问题又不会让信号功率太小导致SNR分析时信号被噪声淹没。3. Simulink搭建Sigma-Delta调制器实录3.1 在Simulink里跑通一阶Sigma-Delta调制器闭环先讲最基础的一阶结构这是我每次搭高阶模型之前的冒烟测试步骤。一阶调制器模型很小但整个闭环的关键模块都在里面。打开Simulink新建一个空白模型按下面这几步操作拖一个Sum模块作为输入信号与反馈信号的求差节点。双击配置符号为|-第一个输入为正第二个输入为负。拖一个Discrete-Time Integrator采样时间填1/fs如果fs1MHz就填1e-6积分方法选Forward Euler。这一步对应z域里的z^(-1)/(1-z^(-1))传递函数。拖一个Sign模块作为1-bit量化器输出为±1。拖一个单位延迟Unit Delay模块采样时间同样填1/fs放在量化器输出到反馈Sum之间。这个模块很关键它同时承担了DAC反馈的延迟建模作用也帮你避免了代数环问题。信号源用Sine Wave幅度设0.5频率按相干采样设置算好。最后用To Workspace模块把量化器输出导出去变量名设为bits_out。跑仿真之前把求解器设成离散discrete因为整个模型都是离散模块强行用连续求解器只会增加无谓的计算开销。仿真时间设为N_fft / fs。跑完以后把bits_out拉到MATLAB工作区这个一阶闭环就算通了。验证手段非常直接算一下bits_out里符号翻转的比例在输入正弦波正半周期内量化器输出应该以1为主负半周期以-1为主而且翻转模式呈现明显的疏密变化密度调制。如果看到这个现象说明闭环和噪声整形已经工作起来了。3.2 二阶调制器关键模块的参数设置细节一阶闭环通了以后升到二阶就顺理成章。二阶CIFF结构的Simulink实现核心是在一阶基础上再加一级积积分器并把两路前馈系数连接到量化器前的求和点。我搭模型时的具体配置如下第一级积分器模块参数与一阶相同采样时间1/fsForward Euler。第二级积分器参数同上输入连第一级积分器输出。前馈求和量化器前的Sum模块需要多个输入端口。第一路是输入信号乘以系数b1前馈系数用于把信号直接送到量化器之前保证STF平坦第二路是第一级积分器输出乘以a1第三路是第二级积分器输出乘以a2。反馈路径量化器输出经过Unit Delay后反馈到第一级积分器的输入求和点负端同时也可以选择反馈到第二级的输入端取决于你设计的NTF形式。关于系数的取值有几个经验值可以参考。对于二阶CIFF结构一组比较常用的系数是a10.5、a20.25、b10.5或者按目标NTF零点设计出来的归一化系数。在Simulink里这些系数就是Gain模块的Gain参数改成什么值就代表什么环路拓扑特性。这里有个非常容易踩的坑第一级积分器输入端的Sum模块输入信号和反馈信号同时进入时反馈符号一定不能搞反。如果反馈接成同相环路变成正反馈模型跑出来输出直接方波化SNR分析毫无意义。每次改模型前我都会花十秒钟检查一下反馈环路的符号方向。3.3 激励源、仿真时间与数据导出怎么配置仿真参数是整个项目的重要环节配置不对后面的SNR分析全是白做。激励源方面我用的是Simulink自带的Sine Wave模块但频率不是随意取的。为了后续FFT分析不泄漏需要满足相干采样的条件fin M * fs / N_fft其中M是整数最好是与N_fft互质的质数N_fft是FFT点数。我常用的组合是N_fft16384fs1MHz取M4093那么fin 4093 * 1e6 / 16384 ≈ 249817.8 Hz。看起来是个奇怪的频率但正是这种频率才能保证采样的N_fft个点恰好覆盖整数个信号周期FFT不会出现频谱泄漏。仿真时间设为N_fft / fs也就是16.384ms。跑完之后To Workspace导出的数据点正好是16384个直接对应FFT点数。另外我习惯在Simulink配置里设置一个仿真停止条件或者额外的延时输入让调制器先预热一段时间再正式记录数据——实际操作中可以看到刚开始的几个采样点处于瞬态建立过程如果直接计入FFT分析低频段会产生明显的人为噪声。数据导出方面To Workspace模块的变量名我固定用bits_out数据格式选数组Array采样时间设为1/fs。这样导出的就是一个长度为N_fft的列向量后面的MATLAB脚本可以直接用。3.4 搭建中的几个关键细节代数环、离散步长和输出值范围搭建过程中有几个细节决定成败单独拎出来说。代数环Algebraic Loop是Simulink里Sigma-Delta建模最常见的报错。出现的原因是反馈路径中没有任何延迟模块导致某个信号在同一个采样时刻内需要同时作为输入和输出。解决办法很简单在反馈路径上插一个Unit Delay或者在Sum模块设置里加入初始条件来处理反馈。Sigma-Delta本身的离散特性正好支持这种延迟建模所以这不是理论问题纯粹是建模技巧。离散步长的设置需要全局统一。所有离散模块的采样时间必须一致否则Simulink的多速率离散仿真会引入莫名其妙的周期误差。我习惯在模型根层用一个常量比如Ts变量定义采样时间所有模块的采样时间引用这个变量这样改采样率只需要改一处。量化器输出值范围也值得留个心。Sign模块输出的是±1如果后续要模拟实际DAC反馈的满幅电压比如±Vref需要在反馈路径上加一个增益模块把±1映射到±Vref。我为了便于对比理论公式直接把Vref归一化为1整个模型所有信号都工作在归一化幅度下分析起来清爽很多。4. 从比特流看性能SNR和ENOB的评估流程4.1 相干采样和数据预处理仿真跑完手上有16384个比特流数据点。直接对这些点做FFT然后算SNR是常见的错误做法。原因很简单Simulink初始瞬态产生的非稳态数据混在里面会把低频段频谱抬高。正确的预处理流程是取数据的中段稳定区域。比如总共导出了16384点前三十分之一约547点舍弃只取后面的15500点左右用于分析。这样虽然FFT点数不再是2的幂但处理起来没有影响甚至更真实。如果你的仿真没按相干采样配置那FFT之前必须加窗比如Hanning窗或者Blackman-Harris窗。但加窗会改变噪声带宽的计算逻辑SNR算出来需要修正。所以我强烈建议从一开始就按相干采样条件设置信号频率省去一堆后处理麻烦。4.2 用PSD计算SNR的完整流程算SNR的核心思路是对时域比特流做FFT得到幅度谱然后把信号频段的功率算出来再把除信号以外的噪声功率积分两者相除。我习惯在MATLAB里写一个calc_snr.m函数流程如下去掉初始瞬态数据得到data向量。对data做FFT取前一半单边谱计算功率谱密度。找到信号bin就是fin对应的那一个FFT bin把信号功率记为Ps。信号bin左右各留几个bin的保护区一般±3~5个bin把保护区内的功率排除。剩下的所有bin的功率累加记为Pn包含量化噪声和整形噪声。SNR 10 * log10(Ps / Pn)ENOB (SNR - 1.76) / 6.02。有个细节计算噪声功率时要不要加窗如果严格满足相干采样可以直接用矩形窗等效于不加窗SNR算出来最准确。如果数据长度不是信号周期的整数倍就必须加窗并把噪声带宽归一化ENBW因子修正。这也是为什么我总是强调相干采样的重要性——它让后面的SNR计算简洁可靠。4.3 仿真结果与理论值的对照以我上面配置的二阶CIFF模型、OSR64为例仿真跑完算出来的SNR大概在75~80dB之间理想公式给的是85dB左右差距约5~10dB。这个差距是正常的主要来源三个一是CIFF系数并非按照理想NTF最优设计环路系数带来的噪声整形效果略逊于理论极限二是信号幅度取0.5V而非满幅信号功率本身小了一截三是有限仿真点数导致的频谱估计误差。如果SNR偏差超过15dB那多半不是正常差距而是模型有bug。排查顺序是先看输出波形是否正常密度调制再看PSD曲线里信号附近有没有不该有的杂散最后检查是不是仿真瞬态数据没去掉。我提供一个经验判据一阶调制器OSR64时理论约57dB实测做到50~54dB是正常的。二阶调制器OSR64实测75~80dB正常。低于这些范围就要怀疑模型搭建或者SNR算法有问题。4.4 非理想因素怎么往模型里加行为级建模的价值在于快速迭代验证完理想模型之后往里面加非理想因素是水到渠成的事。这里简单列几个我常加的非理想模块积分器泄漏给每个理想积分器并联一个小的泄漏因子比如0.999模拟有限运放增益导致的积分器泄漏。加完以后观察SNR下降多少可以评估运放增益需求。开关电容噪声KT/C在每个积分器的输入端加一个白噪声源噪声功率按kBT/C估算。这个参数直接影响低功耗设计的C值选择。时钟抖动jitter让DAC反馈的采样时刻带随机抖动在Unit Delay前加一个随机延迟扰动模块。效果是带内噪声基底抬高对高频输入尤其明显。比较器失调在Sign模块输入前加一个固定偏置模拟比较器电压失调。一阶调制器对失调不敏感高阶随输入信号有相关性效果不同。具体加非理想模块时控制变量是关键。一次只加一种非理想因素跑一次SNR记录下降量。这样能清楚知道哪种非理想因素是当前性能瓶颈后续设计优化时才有方向。5. 建模中踩过的坑和排查思路5.1 积分器饱和导致结果完全失真最典型的现象是模型搭完跑起来比特流看起来像是方波密度调制完全消失SNR算出来是负的。排查之后发现是积分器输出饱和了。Sigma-Delta调制器内部的积分器本质上是对误差信号的累积。当输入信号幅度过大或者系数设置偏大时积分器输出会不断积分到运算放大器的电源轨。在行为级模型里Discrete-Time Integrator的积分上限默认是无穷大不会饱和但输出值会变得非常大导致量化器输入长期处于正向饱和区间环路失去反馈调节能力。解决办法有三条一是把输入信号幅度降下来比如从0.9V降到0.5V二是调整环路系数降低积分器路径的增益三是给Discrete-Time Integrator设置饱和度输出限幅在模块参数里选Limit output上下限设为±Vref。我建议排查顺序是先看各积分器输出波形确认是不是积分器输出异常再决定用哪条方案。一般来说降输入幅度最快但治本方案是调整系数。5.2 仿真跑得太慢Simulink仿真Sigma-Delta模型理论上速度很快有时候慢得离谱大概率是求解器配置出了问题。第一个坑模型里混入了连续模块。比如把信号源用成了连续时间的Sine WaveSimulink就会自动切换到变步长连续求解器每一步都要做误差控制速度骤降。解决办法是把Sine Wave的采样时间设为Ts强制离散采样。第二个坑数据记录模块用了高采样间隔。To Workspace如果设置为按连续时间采样会把每个求解器步长都记录下来数据量爆炸。要显式设置采样时间为Ts只记录需要的离散点。第三个坑仿真停了但工作区数据巨大。16384个点不算多但如果To Workspace没设置好导出的可能是每个求解器子步的数据处理起来内存开销大。设置对了之后仿真应该在几秒内跑完。5.3 频谱出现杂散和音调比特流里如果出现明显的音调tonalPSD在特定频率出现尖峰不是信号本身而是调制器性能劣化的信号。一阶调制器最容易出现音调问题因为1-bit量化器与输入信号耦合时会产生与输入相关的模式噪声。这在高精度应用里很致命。解决方法是加dither抖动常见做法是在量化器输入前加一个幅度很小的随机信号约0.1~0.5个LSB打破量化模式与输入信号的相关性。二阶以上的音调问题相对少但高阶调制器在特定输入幅度下可能进入极限环PSD出现离散尖峰。排查时先把输入幅度扫一遍比如从0.1V到0.9V如果某些幅度下出现尖峰而其他幅度正常基本可以确定是极限环问题。这时要调系数或者加dither或者直接提高调制器阶数和更优化的NTF设计。5.4 系数缩放经验最后分享一个调试系数的实操经验。我在改系数的时候一般遵循等比例渐变原则每次只动一个系数变化幅度控制在10%~20%跑一次仿真看SNR记录结果再决定下一步。一次改多个系数的问题是如果SNR变差了你不知道是哪个系数造成的。另外给系数设边界很重要。a1、a2这类前馈系数通常都在0~1范围内如果出现大于2的值基本可以断定设计有误不要盲目增加积分器增益去追SNR。增益太高不仅仅影响稳定性还会放大积分器内部的非理想噪声事倍功半。我在调试过程中养成一个习惯为每组系数做个MATLAB保存点文件命名包含SNR和系数值比如run_a1_0.5_a2_0.25_snr78.mat。这样批量调参后回头看数据都在不用重新跑仿真。6. 从模型走向工程落地6.1 后端的抽取滤波器设计Sigma-Delta ADC的输出是高速1-bit比特流只是个中间产物要得到真正的数字输出还必须经过抽取滤波器——先低通滤掉带外整形噪声再做降采样。搭建好调制器模型后设计抽取滤波器是顺理成章的下一步。最常见的选择是CIC级联积分梳状滤波器因为在1-bit输入下不需要乘法器硬件实现便宜。对于二阶调制器CIC阶数需要L13阶才能匹配噪声整形的衰减特性。在Simulink里可以直接用DSP System Toolbox里的CIC Decimation模块做仿真验证。先把调制器比特流灌进去然后看输出端的SNR确认抽取后的信噪比与带内理论值一致。如果差得多多半是CIC阶数不够或者滤波器通带滚降严重需要加补偿滤波器。6.2 与MCU采集链路的衔接看到这里你可能要问这个Simulink模型跟实际MCU里跑ADC采集有什么关系其实关系非常大。如今很多MCU包括STM32系列内置的是SAR型ADC通过多通道扫描、循环采样DMA的方式做连续数据采集。SAR ADC本身不做噪声整形所以处理这类数据主要靠软件滤波比如C语言里的算术平均、滑动平均、中位值滤波、一阶低通滤波等。这些滤波算法的参数怎么定很大程度上依赖于对信号和噪声频段的判断——这正好是Simulink建模能提供的价值你可以先把系统级信号链在Simulink里跑通明确噪声分布和所需滤波阶数然后把已经验证过的滤波参数直接翻译成C代码部署到MCU上。我遇到不少项目MCU侧ADC采出来的数据毛刺很大工程师换个滤波参数试试运气成分居多。如果事先在Simulink里把信号链建模、把噪声底摸清楚落地时会从容很多。模型里验证过的一阶低通截止频率、CIC抽取值、滑动窗口长度都是可以直接迁移到嵌入式代码里的参数。6.3 跨场景不同ADC架构建模的通用方法最后说一点心得体会。Sigma-Delta只是ADC家族里的一支但用Simulink做行为级建模的方法论是通用的。不管什么架构的ADCSAR、Flash、Pipeline、Sigma-Delta建模思路都是同一个流程先拆解架构的核心信号链把理想行为用模块搭出来跑仿真确认行为正确再逐个加入非理想因素噪声、失调、时钟抖动、非线性观察系统指标的变化最后做参数扫描找到满足规格的最优设计点。这套方法论的优势在项目迭代中体现得很明显改架构、改参数、评估性能都是快速仿真搞定不用每次都推倒重来。我现在的习惯是任何ADC相关的项目无论最终要不要流片都先用Simulink做一版行为级模型先把架构和参数空间摸清再进入下一阶段设计。最后再分享一个实际感受行为级建模这件事看着简单但真正把每个模块、每个系数、每个后处理算法吃透需要反复调试和记录。我建议你拿到任何一个ADC模型先别急着改参数把默认配置跑通把仿真结果和理论公式对照一遍再开始调参。我这次做ADC2.rar里的第二版模型就是在第一版基础上重新梳理了系数、加了完整的SNR分析脚本整体调试效率高了很多。这步基础工作省不得。本文还有配套的精品资源点击获取