Silanna 放出了 Plural™ ADC 评估套件EVK的消息瞄准的正是高性能 ADC 市场里那个让人头疼的常态价格离谱、货源单一。做硬件的朋友应该都懂很多模数转换器设计定下来之后基本就是被原厂绑住交期拉长、涨价、旧型号停产每一项都够项目组喝一壶。这篇文章不打算复读官方新闻稿而是想结合我这些年评估 ADC 的经验聊聊这款 EVK 到底值不值得下手、拿到手后应该怎么测、以及从评估板走向量产时真正要面对的坑。1. 被垄断的ADC市场贵和没得选是同一件事的两面1.1 一次断供危机让我看懂了sole-source的代价做硬件的朋友应该都经历过这样的事BOM表上一颗关键的 ADC从选型定下来的那一刻起你就和某一家供应商绑死了。我有一次因为项目需要 16 位 SAR ADC顺便也用过 8 通道版本结果那一年原厂产能调整交期从常规的 8 周直接拖到 26 周。采购同事跑去现货市场一问好家伙原本几十块钱的料现货价翻了三倍还不一定有货。你换料原理图得改layout 得改驱动代码得重写好多测试要重新跑。项目等着出货最后只能咬着牙高价买现货。这就是所谓 sole-source norm 的代价。ADC 这个品类在模拟器件里算是有代表性的设计复杂、切换成本高、单一供应商依赖严重。而 Silanna 这次发布 Plural™ ADC 评估套件EVK新闻稿里直白地说要挑战 overpriced, sole-source norm。老实说看到这句话我第一反应不是又来了个新 ADC而是终于有人愿意把话说得这么直白了。1.2 高性能ADC门槛高在哪为什么不轻易有第二供应商先聊点背景。高性能 ADC 不是想造就能造的。拿 SAR ADC 来说内部有一大堆电容阵列和比较器每一级的匹配精度都直接决定了最终 DNL/INL高分辨率下电容失配、电荷注入、时钟抖动全都会变成噪声和失真。要把这些都做到 16 位甚至 18 位的水准除了模拟设计能力还得有成熟的工艺、封装、测试和量产校准方案。这也是为什么这十几年来高性能 ADC 领域翻来覆去就是那几家巨头在玩新玩家很少。市场盘子小也是一个原因。数字芯片动辄几百万片的量ADC 作为模拟器件用量相对分散客户定制化需求又多。投入大、回报周期长自然劝退了不少想进来的厂商。但长期这样带来的结果就是——选择变少价格没有竞争压力供货风险被转嫁给了下游工程师。我用过的不少 ADCdatasheet 上型号后缀多到数不清但真正能买到的、交期稳定的就那么几个说白了还是单一供应。1.3 overpriced的另一面是需求错配另外我觉得 overpriced 不光是单价高的问题更多是需求错配。有些项目只需要 12 位的分辨率但市场上中端选择太少要么凑合选个低性能的要么被迫上 16 位器件然后为用不上的动态范围买单。我见过不少设计其实外部 ADC 只做几 kHz 的模拟量采集对采样率要求不高但为了确保信噪比和线性度最后花高价买了工业级的高性能 ADC。说浪费也好说被迫也好这种错配本身就是没得选造成的。所以 Silanna 这次切入的角度其实很聪明它没有试图做一颗全世界最快的 ADC而是用 EVK 的方式让工程师低成本地验证这颗料性能够用、价格合适、有得选。这比单纯发一篇新闻稿实在得多。下面我们来拆一下这个 Plural™ 系列和 EVK 到底能帮我们解决什么。2. Plural™ ADC EVK一款评估套件要怎么拆掉单一来源这堵墙2.1 Plural这个名字藏着产品的定位密码先说命名。Plural 这个词是复数、多个的意思用在 ADC 产品线上我觉得信号已经很明确了这个系列不想做那种只有单一型号、爱买不买的大爷款而是想提供多通道、多配置、甚至多器件兼容的选项。我推测它的主力方向大概率是 SAR 架构因为 SAR ADC 在工业控制、电机驱动、电源监测、数据采集这些场景里最普及通道数可以做到很多采样率落在几百 kSPS 到几 MSPS 之间功耗和性能也比较好平衡。这不是说 Δ-Σ ADC 不好而是对于 EVK 这种要面对大量工程师做快速评估的产品来说SAR 架构更容易搭出拆开包装就能测的体验。如果你需要的是 24 位级别的精密称重、微弱信号测量那是另一条路线像 HX717 这类专用芯片也可能更合适。但从挑战行业旧常态的角度说面向通用数据采集的 SAR 产品覆盖的用户群最大。2.2 EVK不只是玩具开箱即测背后的设计功力EVK 这玩意儿很多没做过评估的年轻工程师可能会小看它觉得不就是官方给个板子让你跑一下 demo 吗。但真正拿 EVK 做过选型评估的人就知道一块好的 EVK 至少能帮你省两周时间。通常一个像样的 ADC EVK 应该包含完整的模拟前端电路、基准电压源、电源管理、和 MCU/PC 通信的接口常见是 SPI带 USB 转 SPI 也行、以及配套的上位机软件。它的核心价值是用一块验证过的板子告诉你这颗 ADC 的正确打开方式是什么——外围电路怎么摆、去耦电容怎么放、基准怎么选、驱动时序怎么配。很多参考设计里不会写明白的细节EVK 的 PCB layout 就是最好的答案。对于 Silanna 这种非传统 ADC 大厂来说EVK 做得用不用心直接决定了工程师愿不愿意把这颗料放进下一版 BOM。我见过一些厂商的 EVK板子做得倒是很漂亮但软件烂得一塌糊涂连数据都导不出来这种东西根本没有评估效率可言。所以 Silanna 在发布 ADC 的同时直接配备 EVK这个产品策略是对的让工程师用最低的成本验证而不是听你 ppt 吹。2.3 和STM32/GD32怎么配合决定了上手的快慢实际项目里ADC 后面永远跟着 MCU 或 DSP。在国内做嵌入式STM32 和 GD32 基本上是绕不开的平台。很多工程师选外部 ADC 时心里想的不是这颗料参数多好看而是我能不能用熟悉的平台快速把它跑起来。如果你有看过那些关于 ADC 的热搜词什么stm32 adc 多通道扫描循环采样 dma定时器触发 adc 采集hal 库定时器触发 adc就知道大家真正关心的是数据通路怎么搭起来。外部 ADC 和 MCU 的连接方式大多数情况下就是 SPI 加一个或多个片选。这时候 EVK 有没有提供对应的驱动例程就非常关键了。如果 EVK 能直接给出一套 STM32/GD32 的 HAL 库工程把 SPI、DMA、定时器触发都配好那上手速度会快得飞起。反过来如果 EVK 只给一堆寄存器手册让你自己啃那评估成本就变高了很多人可能测两天就放弃了。所以我的建议是申请 EVK 之前先问一句有没有配套的 MCU 例程支持哪些平台没有的话有多少参考代码可以抄这往往比看几十页 datasheet 更能判断这个新品牌是否真的想服务开发者。3. 评测EVK的正确顺序从静态指标到FFT别被跑分软件带偏3.1 先跑直流用码分布直方图看DNL/INL是否健康拿到 EVK 之后我的习惯是先别急着上信号源先做直流静态测试。方法很简单给 ADC 输入端一个稳定的直流电压用电池或精密电压源实在没有就随便一个低噪声电压源然后让 ADC 连续转换采几千个点做成直方图。理想情况下输出的码值应该集中在少数几个码上分布接近高斯。如果直方图出现明显的双峰、拖尾或者码分布比预期宽很多说明 ADC 的噪声特性可能有问题如果某些码完全没出现那就要警惕 DNL 是不是太大甚至有可能存在失码。对于 SAR ADC 来说如果它支持内部校准比如热搜里总出现的adc 模拟前台校准一定要在测试前先触发等待校准完成。我见过有人直接把寄存器默认值跑出来就去测结果拿着一个没校准的 DNL 数据四处抱怨这其实不是芯片的问题是操作流程没走对。3.2 FFT测动态性能时小心信号源比ADC还差静态测完接着是动态指标SNR、SINAD、SFDR、ENOB。常用的做法是给 ADC 输入一个高质量正弦波采集一串数据做 FFT。这里有个很容易踩的坑信号源的质量必须足够好。很多普通信号发生器本身的谐波失真在 -40dB 到 -60dB 级别而一颗好一点的 ADC 的 THD 能到 -100dB。你用这样的信号源去测 ADCFFT 上看到的全是信号源的二次谐波和三次谐波然后还以为是 ADC 性能不行。正确的做法是用音频分析仪级别的信号源或者给普通信号源加一个带通滤波器把谐波压下去。另外 FFT 的参数也要注意采样点数取 2 的幂比如 8192 或 16384加汉宁窗或平顶窗来减少频谱泄漏。ENOB 的计算公式是 ( SINAD - 1.76 ) / 6.02注意这里用的是 SINAD 而不是 SNR。因为 SNR 只考虑了噪声没有计失真而 SINAD 把噪声和失真都算进去了更符合实际应用能拿到的有效位数。3.3 电源和基准才是高精度采样的隐形天花板很多人测 ADC 只顾着看芯片本身却忘了电源和参考电压。我经常跟朋友说ADC 的精度上限往往不是写在 datasheet 上的那颗 LSB而是由你的电源和基准决定的。举个例子20 位 ADC 在 5V 满量程下1 个 LSB 大约是 4.77uV。也就是说如果 Silanna Plural ADC EVK评测：低门槛验证高性能ADC，打破单一来源
Silanna 放出了 Plural™ ADC 评估套件EVK的消息瞄准的正是高性能 ADC 市场里那个让人头疼的常态价格离谱、货源单一。做硬件的朋友应该都懂很多模数转换器设计定下来之后基本就是被原厂绑住交期拉长、涨价、旧型号停产每一项都够项目组喝一壶。这篇文章不打算复读官方新闻稿而是想结合我这些年评估 ADC 的经验聊聊这款 EVK 到底值不值得下手、拿到手后应该怎么测、以及从评估板走向量产时真正要面对的坑。1. 被垄断的ADC市场贵和没得选是同一件事的两面1.1 一次断供危机让我看懂了sole-source的代价做硬件的朋友应该都经历过这样的事BOM表上一颗关键的 ADC从选型定下来的那一刻起你就和某一家供应商绑死了。我有一次因为项目需要 16 位 SAR ADC顺便也用过 8 通道版本结果那一年原厂产能调整交期从常规的 8 周直接拖到 26 周。采购同事跑去现货市场一问好家伙原本几十块钱的料现货价翻了三倍还不一定有货。你换料原理图得改layout 得改驱动代码得重写好多测试要重新跑。项目等着出货最后只能咬着牙高价买现货。这就是所谓 sole-source norm 的代价。ADC 这个品类在模拟器件里算是有代表性的设计复杂、切换成本高、单一供应商依赖严重。而 Silanna 这次发布 Plural™ ADC 评估套件EVK新闻稿里直白地说要挑战 overpriced, sole-source norm。老实说看到这句话我第一反应不是又来了个新 ADC而是终于有人愿意把话说得这么直白了。1.2 高性能ADC门槛高在哪为什么不轻易有第二供应商先聊点背景。高性能 ADC 不是想造就能造的。拿 SAR ADC 来说内部有一大堆电容阵列和比较器每一级的匹配精度都直接决定了最终 DNL/INL高分辨率下电容失配、电荷注入、时钟抖动全都会变成噪声和失真。要把这些都做到 16 位甚至 18 位的水准除了模拟设计能力还得有成熟的工艺、封装、测试和量产校准方案。这也是为什么这十几年来高性能 ADC 领域翻来覆去就是那几家巨头在玩新玩家很少。市场盘子小也是一个原因。数字芯片动辄几百万片的量ADC 作为模拟器件用量相对分散客户定制化需求又多。投入大、回报周期长自然劝退了不少想进来的厂商。但长期这样带来的结果就是——选择变少价格没有竞争压力供货风险被转嫁给了下游工程师。我用过的不少 ADCdatasheet 上型号后缀多到数不清但真正能买到的、交期稳定的就那么几个说白了还是单一供应。1.3 overpriced的另一面是需求错配另外我觉得 overpriced 不光是单价高的问题更多是需求错配。有些项目只需要 12 位的分辨率但市场上中端选择太少要么凑合选个低性能的要么被迫上 16 位器件然后为用不上的动态范围买单。我见过不少设计其实外部 ADC 只做几 kHz 的模拟量采集对采样率要求不高但为了确保信噪比和线性度最后花高价买了工业级的高性能 ADC。说浪费也好说被迫也好这种错配本身就是没得选造成的。所以 Silanna 这次切入的角度其实很聪明它没有试图做一颗全世界最快的 ADC而是用 EVK 的方式让工程师低成本地验证这颗料性能够用、价格合适、有得选。这比单纯发一篇新闻稿实在得多。下面我们来拆一下这个 Plural™ 系列和 EVK 到底能帮我们解决什么。2. Plural™ ADC EVK一款评估套件要怎么拆掉单一来源这堵墙2.1 Plural这个名字藏着产品的定位密码先说命名。Plural 这个词是复数、多个的意思用在 ADC 产品线上我觉得信号已经很明确了这个系列不想做那种只有单一型号、爱买不买的大爷款而是想提供多通道、多配置、甚至多器件兼容的选项。我推测它的主力方向大概率是 SAR 架构因为 SAR ADC 在工业控制、电机驱动、电源监测、数据采集这些场景里最普及通道数可以做到很多采样率落在几百 kSPS 到几 MSPS 之间功耗和性能也比较好平衡。这不是说 Δ-Σ ADC 不好而是对于 EVK 这种要面对大量工程师做快速评估的产品来说SAR 架构更容易搭出拆开包装就能测的体验。如果你需要的是 24 位级别的精密称重、微弱信号测量那是另一条路线像 HX717 这类专用芯片也可能更合适。但从挑战行业旧常态的角度说面向通用数据采集的 SAR 产品覆盖的用户群最大。2.2 EVK不只是玩具开箱即测背后的设计功力EVK 这玩意儿很多没做过评估的年轻工程师可能会小看它觉得不就是官方给个板子让你跑一下 demo 吗。但真正拿 EVK 做过选型评估的人就知道一块好的 EVK 至少能帮你省两周时间。通常一个像样的 ADC EVK 应该包含完整的模拟前端电路、基准电压源、电源管理、和 MCU/PC 通信的接口常见是 SPI带 USB 转 SPI 也行、以及配套的上位机软件。它的核心价值是用一块验证过的板子告诉你这颗 ADC 的正确打开方式是什么——外围电路怎么摆、去耦电容怎么放、基准怎么选、驱动时序怎么配。很多参考设计里不会写明白的细节EVK 的 PCB layout 就是最好的答案。对于 Silanna 这种非传统 ADC 大厂来说EVK 做得用不用心直接决定了工程师愿不愿意把这颗料放进下一版 BOM。我见过一些厂商的 EVK板子做得倒是很漂亮但软件烂得一塌糊涂连数据都导不出来这种东西根本没有评估效率可言。所以 Silanna 在发布 ADC 的同时直接配备 EVK这个产品策略是对的让工程师用最低的成本验证而不是听你 ppt 吹。2.3 和STM32/GD32怎么配合决定了上手的快慢实际项目里ADC 后面永远跟着 MCU 或 DSP。在国内做嵌入式STM32 和 GD32 基本上是绕不开的平台。很多工程师选外部 ADC 时心里想的不是这颗料参数多好看而是我能不能用熟悉的平台快速把它跑起来。如果你有看过那些关于 ADC 的热搜词什么stm32 adc 多通道扫描循环采样 dma定时器触发 adc 采集hal 库定时器触发 adc就知道大家真正关心的是数据通路怎么搭起来。外部 ADC 和 MCU 的连接方式大多数情况下就是 SPI 加一个或多个片选。这时候 EVK 有没有提供对应的驱动例程就非常关键了。如果 EVK 能直接给出一套 STM32/GD32 的 HAL 库工程把 SPI、DMA、定时器触发都配好那上手速度会快得飞起。反过来如果 EVK 只给一堆寄存器手册让你自己啃那评估成本就变高了很多人可能测两天就放弃了。所以我的建议是申请 EVK 之前先问一句有没有配套的 MCU 例程支持哪些平台没有的话有多少参考代码可以抄这往往比看几十页 datasheet 更能判断这个新品牌是否真的想服务开发者。3. 评测EVK的正确顺序从静态指标到FFT别被跑分软件带偏3.1 先跑直流用码分布直方图看DNL/INL是否健康拿到 EVK 之后我的习惯是先别急着上信号源先做直流静态测试。方法很简单给 ADC 输入端一个稳定的直流电压用电池或精密电压源实在没有就随便一个低噪声电压源然后让 ADC 连续转换采几千个点做成直方图。理想情况下输出的码值应该集中在少数几个码上分布接近高斯。如果直方图出现明显的双峰、拖尾或者码分布比预期宽很多说明 ADC 的噪声特性可能有问题如果某些码完全没出现那就要警惕 DNL 是不是太大甚至有可能存在失码。对于 SAR ADC 来说如果它支持内部校准比如热搜里总出现的adc 模拟前台校准一定要在测试前先触发等待校准完成。我见过有人直接把寄存器默认值跑出来就去测结果拿着一个没校准的 DNL 数据四处抱怨这其实不是芯片的问题是操作流程没走对。3.2 FFT测动态性能时小心信号源比ADC还差静态测完接着是动态指标SNR、SINAD、SFDR、ENOB。常用的做法是给 ADC 输入一个高质量正弦波采集一串数据做 FFT。这里有个很容易踩的坑信号源的质量必须足够好。很多普通信号发生器本身的谐波失真在 -40dB 到 -60dB 级别而一颗好一点的 ADC 的 THD 能到 -100dB。你用这样的信号源去测 ADCFFT 上看到的全是信号源的二次谐波和三次谐波然后还以为是 ADC 性能不行。正确的做法是用音频分析仪级别的信号源或者给普通信号源加一个带通滤波器把谐波压下去。另外 FFT 的参数也要注意采样点数取 2 的幂比如 8192 或 16384加汉宁窗或平顶窗来减少频谱泄漏。ENOB 的计算公式是 ( SINAD - 1.76 ) / 6.02注意这里用的是 SINAD 而不是 SNR。因为 SNR 只考虑了噪声没有计失真而 SINAD 把噪声和失真都算进去了更符合实际应用能拿到的有效位数。3.3 电源和基准才是高精度采样的隐形天花板很多人测 ADC 只顾着看芯片本身却忘了电源和参考电压。我经常跟朋友说ADC 的精度上限往往不是写在 datasheet 上的那颗 LSB而是由你的电源和基准决定的。举个例子20 位 ADC 在 5V 满量程下1 个 LSB 大约是 4.77uV。也就是说如果