把一个运行在 RISC-5 指令集上的 Project Oberon System 移植到 RISC-V听起来像是给一台三十年前的教学机器换一套新的指令集底座。Oberon System 是 Niklaus Wirth 设计的极简操作系统它把内核、文件系统、图形界面和编译器打包在一个很小的代码库中RISC-5 则是 Wirth 为教学配套设计的 32 位处理器。真正有价值的地方不在于“换了一个 CPU”而在于让一个自带编译器、可以自举的完整系统适应今天开放且工具链成熟的 RISC-V 生态。如果你第一次接触这类系统建议先把它理解成一个完整的软件栈引导启动、内存管理、设备驱动、Oberon 语言编译器、基于鼠标的文本界面全部由 Oberon 语言编写并且能互相编译。把这样一个系统从 RISC-5 平移到 RISC-V工程上会涉及指令编码、调用约定、系统调用、异常入口、内存布局和代码生成器的改造是一条非常完整的学习路径。下面不从新闻角度讨论这个 Hacker News 项目而是从技术实现角度拆解这类移植通常要做哪些事会遇到什么坑如何一步步验证。1. 先理解 Oberon System 为什么值得移植到 RISC-V1.1 一个自带编译器与图形界面的极简操作系统Project Oberon System 的核心设计目标是用尽量少的代码完成一个完整个人电脑体验。Wirth 与 Jürg Gutknecht 在 1986 到 1989 年间设计了这套系统2013 年公开的版本进一步整理并开源了源码。它不是 Linux 那样的大型通用操作系统而是把“操作系统 编译器 图形界面 文本处理”当作一个整体来设计。用户看到的界面是鼠标驱动的文本命令窗口模块可以在运行时替换。最关键的一点是Oberon 编译器本身运行在 Oberon System 内系统可以编译自己的全部源码。这种自举特性让移植工作有了一个非常明确的完成标准新系统必须能够编译自身并保持行为一致。学习价值在于它的完整性。普通教学项目通常只演示某个子系统而 Project Oberon System 是整个软件链条的闭环汇编启动、模块加载、文件系统、显示驱动、编译器后端、运行时库彼此依赖又彼此验证非常适合用来理解一台计算机从复位到提供图形界面的完整过程。1.2 RISC-5 与 RISC-V 的定位差异RISC-5 是围绕 Oberon 教学体系设计的 32 位精简指令集。它的指令数不多目的是让硬件设计课的学生能在 FPGA 上实现一个能跑起 Oberon System 的处理器。它的地位和 Oberon System 强绑定离开这套系统后RISC-5 的使用范围比较有限。RISC-V 则来自伯克利是一个开放、模块化的指令集标准。基础整数指令集 RV32I 同样精简但它周围的生态要庞大得多GNU 工具链、LLVM、QEMU、Spike、Verilator以及大量开源和商业处理器核。对 Project Oberon 来说迁移到 RISC-V 的最大收益就是获得这些工具链和模拟器。维度RISC-5RISC-V RV32I定位教学配套处理器配合 Oberon System开放标准指令集面向处理器设计与软件开发指令规模小贴近 Oberon 运行需求基础整数指令约 47 条可扩展 M/A/F/D/C 等模块工具链相对有限依赖配套汇编器和模拟器GNU、LLVM、QEMU、Spike、Verilator 等系统调用由指令或固定 Trap 方式配合 Oberon Kernel 约定ECALL 进入更高特权模式异常入口可编程硬件生态FPGA 教学板为主大量开源与商业核FPGA 和 ASIC 都有学习价值适合单周期/流水线 CPU 实验适合体系结构、编译器、操作系统综合实践1.3 这个移植真正要解决的四件事第一目标代码生成。Oberon 编译器原本把源码翻译成 RISC-5 指令移植后必须能翻译成 RV32I 指令并且栈帧布局、寄存器分配、地址计算逻辑都要同步调整。第二系统运行支撑。RISC-V 没有 RISC-5 那种固定 Trap 入口启动时也需要重新设置栈指针、清零 BSS、配置 mtvec 异常向量。这些属于启动代码和运行时层的改造。第三设备适配。显示、键盘、鼠标、UART、定时器在原始目标平台上使用固定的设备地址RISC-V 模拟器或开发板的内存映射完全不同需要重新映射并调整轮询或中断逻辑。第四验证闭环。一个系统跑起来不等于移植完成。在 Oberon System 里最终验证是系统使用自己的编译器重新编译源码编译结果能继续稳定运行才说明指令集移植没有破坏语言运行时语义。这四个问题对应着不同的工作量分布。编译器只占一部分启动代码、异常入口和设备驱动同样重要。2. RISC-5 与 RV32I 的差异决定了移植工作量2.1 指令集规模和编码格式RISC-5 是经典的 load/store 风格 32 位指令集指令编码字段相对简单。RISC-V RV32I 虽然也是 load/store 风格但指令格式分成 R、I、S、B、U、J 六种基础类型并且所有指令的低 7 位都是 opcode。格式典型指令字段分布R 型ADD、SUB、AND、ORfunct7 rs2 rs1 funct3 rd opcodeI 型ADDI、LW、JALRimm[11:0] rs1 funct3 rd opcodeS 型SWimm[11:5] rs2 rs1 funct3 imm[4:0] opcodeB 型BEQ、BNEimm[12U 型LUI、AUIPCimm[31:12] rd opcodeJ 型JALimm[20移植代码生成器时必须重新实现指令编码函数。RISC-5 的编码字段位置和 RISC-V 完全不同不能直接复用旧的编码逻辑。以 ADD 指令为例RISC-V 的 R 型编码如下def encode_r_type(rd, rs1, rs2, funct3, funct7, opcode0x33): return (funct7 25) | (rs2 20) | (rs1 15) | (funct3 12) | (rd 7) | opcode # ADD x5, x6, x7 add_instruction encode_r_type(rd5, rs16, rs27, funct30b000, funct70b0000000) print(hex(add_instruction)) # 0x007302b3这段代码里rd 是目标寄存器rs1 和 rs2 是源寄存器。RISC-V 的 opcode 0x33 表示整数运算funct3 和 funct7 组合决定具体运算。RISC-5 中同样一条加法指令的字段布局很可能不同所以移植时指令选择逻辑可以保留但最终编码必须重写。2.2 寄存器分配与调用约定RISC-V 的通用寄存器有 32 个x0 恒为 0写入 x0 无效。ABI 对寄存器角色有明确约定Oberon 编译器生成的代码如果想调用启动代码和运行时库就必须遵守同一套 ABI。ABI 名称寄存器作用zerox0常数 0rax1返回地址spx2栈指针gpx3全局指针可选tpx4线程指针t0-t6x5-x7、x28-x31临时寄存器s0-s11x8-x9、x18-x27被调用者保存a0-a7x10-x17函数参数、返回值RISC-5 上的编译器通常会把某些寄存器固定用于全局指针、栈指针和返回值。在 RISC-V 上这些固定角色必须映射到 ra、sp、a0 等标准位置。否则编译器生成的函数调用代码与启动代码之间会出现寄存器使用冲突系统一进入 C 或集成汇编代码就会崩溃。函数调用标准写法也需要注意。RISC-V 通过 JAL 和 JALR 保存返回地址到 ra被调用者如果继续调用其他函数必须先保存 ra# RISC-V 中典型的嵌套调用写法 main: addi sp, sp, -16 sw ra, 12(sp) # 保存返回地址 call foo lw ra, 12(sp) # 恢复返回地址 addi sp, sp, 16 retOberon 编译器原先可能把返回地址保存在专用寄存器或固定栈位置移植后必须改成符合 RISC-V ABI 的保存方式